Устройство включения в заданную фазу

(Ä)423224

Союз Советски..

Социалистических

Республик

ОГ1 ИСАНИ Е

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства— (22) Заявлено 03.03.72 (21) 1755187i24-7 с присоединением заявки М— (32) Приоритет—

Опубликовано 05.04.74. Бюллетень Х 13

Дата опубликования описания 03.02.75 (5!) Ч. Кл. Н 02j 13/00

Государс венныи комитет

Совета Министров СССР

Ао делам изооретеиии (53) УДК 621.316.91 (088.8) и открытии (72) Автор изобретения

А. М. Кремеиецкий (71) Заявитель Всесоюзный научно-исследовательский институт электроэнергетики В 11

Щ4 >И" "" (54) УСТРОЙСТВО ВКЛЮЧЕНИЯ В ЗАДАННУЮ ФАЗУ

Изобретение относится к устройствам включения в заданную фазу в моделирующих установках.

Известное устройство, содержащее схему имитации короткого замыкания, подключенную к фазам моделирующей сети через коммутационные блоки, управляемые переключателем от блока задания фазы, командного блока и генератора импульсов через усилители мощности, не обладает достаточной точностью.

Предлагаемое устройство с целью повышения точности дополнительно снабжено командными переключателями, включенными между усилителями мощности и генератором импульсов, причем их управляющие входы под.ключены к переключателю через блок задержки включения и к командному блоку через блок задержки отключения.

На фиг. 1 представлена блок-схема предлагаемого устройства, где 1 — командный блок, 2 — трансформатор напряжения, 3— блок задания фазы, 4 — переключатель, 5 — 7 — блоки задержки включения, 8 — 10— блоки задержки отключения, 11 — генератор импульсов, 12 — 14 — командные переключатели, 15 — 17 — усилители мощности, 18 — 20— управляемые вентильные переключатели, 21— схема имитации короткого замыкания, А, В, С, Π— фазы моделирующей сети.

На фиг. 2 представлена схема блока задержки включения (отключения), где 22— интегратор, 28 — диод и 24 — пороговый элемент.

5 На фиг. 3 представлена схема командного переключателя, где 25, 2б — конденсаторы, 27 — 88 — резисторы, 84, 85 — диоды, 8б— маломощный тиристор, 87, 38 — транзисторы (полупроводниковый триод), 89 — 41 — входы

10 командного переключателя.

Возможность каскадного включения и отключения короткого замыкания в фазах моделирующей сети реализуется с помощью блоков 5 — 10 и 12 — 14. Причем блоки 5 — 10

15 предназначены для задержки переднего фронта прямоугольных сигналов на их входах.

Назначение командных переключателей

12 — 14 состоит в создании и блокировке связи блока 11 с соответствующими блоками 15 — 17

20 в моменты времени, определяемые передними фронтами сигналов на выходах блоков 5 и 8, би9,7и10.

В схеме на фиг. 2 интегратор 22 соединен с пороговым элементом 24 через диод 28, что

25 исключает влияние блока 24 на блок 22 до момента срабатывания порогового элемента и обеспечивает большую точность в задании времени задержки.

Отсчет времени задержки .производится ин30 тегратором 22, а фиксация заданного времени

423224

55 задержки и формирование прямоугольного сигнала — блоком 24.

В схеме на фиг. 3 с целью устранения ложных включений тиристора 86 при включении питания его управляющий электрод соединен с конденсатором 25 и резистором 27 «ep"з диод 84, а резистор 27 в свою очередь соединен с шиной плюс.

В этой схеме транзистор 88 предназначен для пропуска сигнала с выхода генератора импульсов 11 на вход усилителя мощности 15 (16, 17). Тиристор 86 служит для переключения сигнала на базе транзистора 88, а транзистор 87 — для отключения тиристора 86.

Цепочка, состоящая im конденсатора 25 и резистора 27, служит для преобразования переднего фронта cHil нала HB выходе блока задержки включения 5 (6, 7) в импульсы, отпирающие тиристор 86. А цепочка, состоящая из конденсатора 26 и резистора 81 — для преобразования переднего фронта сигнала с выхода блока задержки отключения 8 (9, 10) в импульсы, кратковременно включающие транзистор 87.

При подаче сигнала (команды) включения на в..од блока 4 от слака 1 на выходе б. ока 4 формируется прямоугольный сигнал, передний фронт которого совпадает с моментом прохождения напряжения в фазе А модул ирующей сети через фазовый угол, задаваемый уставкой в блоке 8. Этот сигнал поступает на интеграторы, имеющиеся на входе каждого из блоков задержки включения 5, 6 и 7 и интегрируется. Через время, определяемое постоянной времени интегрирования, напряжение на выходе интегратора достигает значения порога срабатывания порогового элемента 24, в результате чего на его выходе образуется прямоугольный сигнал с крутым передним фронтом. Этот сигнал поступает на вход 89 и отпирает тиристор 86. При этом на резисторе 29 образуется отрицательный сигнал, который снимает блокировку сигналов, поступающих с выхода генератора импульсов 11 па базу транзистора 88.

При снятии блокировки импульсы с выхода генератора импульсов 11 через транзистор 88 и через соответствующий усилитель мощности

15 (16, 17) поступают на управляющий вход соответствующего вентильного переключателя

18 (19, 20), что при наличии напряжения в фазах моделирующей сети приводит к включению соответствующего вентильного переключателя 18 (19, 20) и соединению фазы А (В, С) со схемой имитации короткого замыкания, набранной в блоке 21.

При подаче сигнала (команды) отключения на общий вход блоков задержки отключения

8, 9 и 10 в каждом из них происходит интегрирование прямоугольного входного сигнала и через время, определяемое постоянной интегрирования интегратора 22, включенного на входе блока 8 (9, 10), напряжение на выходе интегратора достигает значения порога срабатывания порогового элемента 24, в результате чего на выходе блока 24 образуется прямоугольный сигнал с крутым передним фронтом.

Этот сигнал через цепочку, состоящую из элементов 26 и 81 кратковременно включает транзистор 87, при этом катод тиристора 86 соединяется с шиной плюс, и он отключается.

При отключении тиристора 86 íà его аноде образуется плюсовой сигнал, который через диод 85 блокирует сигнал, поступающий с выхода блока 11, в результате чего разрывается связь между блоком 11 и управляющим входом соответственного вентильного переключателя 18 (19, 20), и соответствующая фаза А (В, С) моделирующей сети отсоединяется от схемы имитации короткого замыкания 21.

Задавая различные постоянные времени интеграторов 22 в блоках 5 — 10, можно задать различные уставки задержки включения и отключения вентильных переключателей и тем самым осуществить каскадное включение и отключение короткого замыкания в фазах моделирующей сети.

Если постоянная времени интегратора 22 в блоке задержки включения 5 — 7 установлена равной нулю, то момент включения короткого замыкания в соответствующей фазе моделирующей сети определяется уставкой, введенной в блок задания фазы включения 8, т. е. заданной фазой напряжения в точке подсоединения устройства.

Предмет изобретения

Устройство включения в заданную фазу, содержащее схему ими ации короткого замыкания, подключенную к фазам моделирующей сети через коммутационные блоки, управляемые переключателем от блока задания фазы, командного блока и генератора импульсов через усилители мощности, отличающееся тем, что, с целью повышения точности, оно дополнительно снабжено командными переключателями, .включенными между усилителями мощности и генератором импульсов, причем их управляющие входы подключены к переключателю через блок задержки включения и к командному блоку через блок задержки отключения.

423224 алых

Составитель Л. Корнеева

Техред Л. Богданова

Редактор В. Фельдман

Корректор В. Брыкова

Заказ 521 Изд. № 685 Тираж 722 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 5К-35, Раушская наб., д. 4/5

Типография № 4 Союзполиграфпрома, Москва, 121019, ул. Маркса — Энгельса, 14

Риг /