Патент ссср 414543

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советски1т

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 15Х.1972 (№ 1784990/18-10) .Ч. Кл. G 01г 23 10 с присоединением заявки №

Приоритет

Государственный комитет

Совета Министров СССР но делам нзсоретеннй и открытий

УД1, 621.317.761(088.8) Опубликовано 05.11.1974. Бюллетень ¹ 5

Дата опубликования описания 14 1 1.1974

Авторы нзобрстен1гя

Заявитель

T В. Донецкая, Д. Е. Звонков и 10. В. Ситкин

Ленинградский ордена Ленина политехнический институт им. M. И. Калинина ( 3

ОПТИМИЗАТОР РЕЖИМА РАБОТЫ

ИНТЕГРИРУЮЩЕГО ЧАСТОТОМЕРА

Изобретение относится к электроизмерительной технике и может быть использовано для повышения помехоустойчивости цифровых частотомеров.

Известный оптимизатор режима работы интегрирующего частотомера, содержащий блок вычисления разности, блок памяти и блок управления, характеризуется пониженной помехоустойчивостью.

Предложенный оптимизатор отличается от известных тем, что в нем блок вычисления разности снабжен механическим сдвиговым переключателем, с первым рядом клемм которого соединены выходы младших, начиная с третьего, триггеров счетчика блока вычисления разности, а со вторым рядом — оба входа схемы «И» и входы младших разрядов схемы

«ИЛИ» блока вычисления разности. Такое выполнение устройства позволяет повысить его помехоустойчивость.

Блок-схема оптимизатора приведена на чертеже.

Оптимизатор состоит из блока вычисления разности 1, блока памяти 2 и блока управления 3. Блок вычисления разности содержит реверсивный двоичный счетчик 4, схемы «И»

5, 6, 7, схему «ИЛИ» 8 и механический сдвиговый переключатель 9.

Устройство работает следующим образом.

Когда помеха отсутствует, переключатель должен быть установлен в положение, при котором соединены между сооой од1юи11енные контакты: а — а, b — tl и т. д.

Если в результате анализа динамических свойств сигнала исследуемого процесса в течение предыдущего цикла оптимизатором был выбран -й режим работы часто",oìcðà, то на

1-м выходе блока памяти 2 установится потсн10 циал, разрешающий работу частотомера с тактом 111, и анализ производной IlpoLLccccl в течение времени Лт;=4М;.

В результате анализа производной в течение времени Лт; в реверсивном двоичном

15 счетчике 4 накапливается разность импульсов

A„V, в зависимости от величины которой возможны три варианта дальнейшей работы оптимизатора: а) 4(ЛЛ (16, разность оптимальна, сле20 довательно, время интегрирования было задано равным оптимальному и следующие четыре измерения частотомер проведет с тем же тактом At;; б) ЛЛ (4, разность uelll LIIe оптимальной, 25 следовательно, время интегрироваш1я было задано меньше оптимального, поэтому разрешающий потенциал переместится на (i — 1) -ый выход, At;1)Л1; и следующие четыре измерения частотомер проведет с большим време30 нем интегрирования;

414543

4Г,1

Составитель Л. Устинова

Текред 3. Тараненко

Корректор Л. Орлова

Редактор Т. Орловская

Заказ 1325/11 Изд. № 466 Тираж 678 Подписное

ЦНИИПИ Государственного комитета Совета 1Чинистров СССР по делам изобретений и открытий й!осква, )К-35, Раугдская паб., д. 4 5

Типография, пр. Сапунова, 2 в) ЛЬ,) 1á, разность больше Оптимальной, следовательно, время интегрирования было задано больше оптимального, поэтому разрешаюц;ий потенциал переместится на (1 — 1)-ый выход, и следующие четыре измерения частотомер проВедет с меньшим Временем и нтегрирО. ва1гия At; (Л4

1,ОГда Б модулиру1ощем сигнале имеется помеха, переключатель должен быть поставлен В положение, IIpH котором межд собой соединены I

8 ЛЛ 32; б) длительность такта увеличивается при

l V(8;

В) длитель110сть та1кта а меньшается IIpH

ЛЛ1,О 32.

Предмет изобретения

Оптимизатор резкима работы интегрируioцего частотомера, содержащий блок вычисле;HH pa:Iости, блок HaMH-.H H блок yiipaa,ae)tg НИЯ, ОтЛИЧагещИЙСя тЕМ, ЧтО, С ЦЕЛЬЮ ПОвышения IIQUIexoустоЙчивоoTIi, блок BbIHHo,ieни я р азности с:1абжен механическим сдВиГОвым перекл1очателем, с первым рядом клемм которого соединень1 выходы младших, начиная

15 с 1ретьего, триггеров счетчика блока вычисления разности, а со вторым рядом — оба входа схе.яы «11» и ВхОДы зIладших разрядоз схемы «ИЛИ» блока вычисления разности.