Патент ссср 413487

ОПИ(— ", НИЕ

ИЗОБРЕТЕН ИЯ

4I3487

Союэ Советсей

Социалистииеских

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства ¹

Ч. Кл, О Ост 16 34

Заявлено 22.V.1972 (№ 1787312/18-24) с присоединением заявки М

Приоритет

Опубликовано 30.1.1974, Бюллетень № 4

Дата опубликования описания 14Л 1,1974

Государственный комитет

Совета Министров СССР оо делам изооретений и открытий

УДК 681 3 (088 8) Авторы изобретения

Н. П. Болтачев, A. С. Верзаков, П. А. Зубцов, Н, Е. Лях и В, B. Михайленко

Заявитель Челябинский политехнический институт им, Ленинского Комсомола

ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к области вычислительной и измерительной техники и может быть использовано при построении специализированных вычислительных устройств.

Известен функциональный преобразователь, реализующий функцию вида аХ/1+ аХ, содержащий счетчики, подключенные к двум группам схем «И», выход одной из которых соединен со схемой вычитания непосредственно, а выход другой совместно с выходом первого счетчика — через схему «ИЛИ». Выход первого счетчика связан с элементом задержки и с управляемым делителем частоты, выход которого подключен к входу первого счетчика, и характеризующийся малыми функциональными возможностями, ограничивающими вычисление функции случаем а = 1. Кроме того, известные преобразователи обладают малой разрешающей способностью отсчета результата при больших значениях аргумента.

Цель изобретения — расширение функциональных возможностей функционального преобразователя, для чего в него введены счетчик-указатель масштабного коэффициента, подключенный к выходу второго счетчика, блок задания параметра, схема «И» и схема

«ИЛИ», один из входов которой через блок задания параметра соединен с выходом схемы вычитания, а другой вход через схему «И» связан с выходом элемента задержки, при этом выход второго счетчика соединен с другими входами схемы совпадения.

Структурная схема функционального преобразователя представлена на чертеже, где

1 — управляемый делитель частоты; 2, 3— счетчики (на чертеже выделены их старшие и младшие разряды); 4, 5 — первая и вторая группы схем «И»; 6, 7 — схемы «ИЛИ»; 8— счетчик-указатель степени масштабного коэф10 фициента; 9 — схема вычитания импульсов с группы схем «И» 5 из числа импульсов со схемы «ИЛИ» 6; 10 — элемент задержки; 11— схема совпадения (схема «И»), подключенная управляющими входами к единичным выходам

1s триггеров счетчика 3; 12 — блок задания параметра а, представляющий собой делитель частоты при а. 1 и умножитель при а ) 1.

Устройство работает следующим образом.

В исходном состоянии коэффициент переда20 чи управляемого делителя частоты 1 установлен равным единице, счетчики 2, 3, 8 установлены в «нуль», группа схем «И» 5 и схема совпадения 11 закрыты, группа схем «И»

4 открыта, схема вычиташгя 9 подготовлена

25 к пропусканию импульсов со схемы «ИЛИ» 6, коэффициент передачи блока 12 установлен равным а.

Работа преобразователя начинается с приходом импульсов аргумента на вход счетчика

Зо 2 через делитель 1. Единичные перепады с

413487 вхк 1к

7 в к (в 1 вы»к) у 2

N,„.=N„,— N„; etc а 1зкi 1 вых Лвыхк + Nlrb i где Х вЂ” емкость счетчиков 2 и 3.

Из приведенных соотношений

Ж вх

1 вых—

"Ув х

+ лт, Полагая у — V,„„: N,õ =- N,„: Л „имеем

Y = аХ/1+ аХ. выходов триггеров счетчика 2 через открытые группы схем «И» 4 поступают на первый вход схемы 9, образуя уменьшаемое — импульсную последовательность Л 1. Импульсы VI при отсутствии импульсов с групп схем «И»

5 1-рохсдя-. через схему 9 блок 12, схему

«ИЛИ» 7 на счетчик 3. При изменении состояний триггеров с-:етчика 3 группа схем «И» с начи1-:ает закрыватьc!I, «1 o aB 1 :-I» Iacz "xogных Л", - импульсов. На выходах гр, ппы схем

«И» 5 формируется последовательность Л1, импульсы которой образуют вычитаемое. Последовательность Уз = NI — У2 с выхода схемы вычитания 9, преобразованная блоком 12 задания параметра, предс-авляет =обо1: выходную vq — — а У госледоватсльцость импульсов.

Работа устройства основана нг способе и;сочного воспроизведения функции. Узловые точки задаются импульсами переполнения счетчика 2, каждьш из которых уменьшает коэффициент передачи делителя частоты 1 в (1+ а) раз. Работа преобразоватсл I после

К-ого переполнения счетчика 2 продолжается с учетом кода Л „в,х „, записанного к этому моменту времени в счетчике 3.

В шпервалс между К-ым и (К+ 1)-ым переполнениями счетчика 2 пос.тедовательности

ИМПЕ IbCOB Л 1к, . 2к, Л вк> Л 1к II Ч11СЛО ИМПУЛЬсов Л вх- „, поступающих на вход счетчика 2, связаны с общим числом входных V„,,- импульсов, кодом!V„.,..-, и текущим выходным кодом

Гвв„- следующими соотношениями: (1 -. — а)" а (1 -(а)"

После заполнения счетчика 3 (Л,ых- = Л"О— — I) группа схем «И» 4 закрывается, прекращая поступление импульсов Л 1 на вход схемы вычитания 9, а схема совпадения 11 открывается.

При а(1 очередной импульс переполнения счетчика 2 через время задержки элемента 10 устанавливает счетчик 3 в исходное состояние и записывает «единицу» в счетчик-указа10 тель стеген 8, Дальнейшая работа устрскства происходит аналогиччо вышеизложенному. Отсчет результата Л,в,х проводится в виде

15 где Ьвых код в счетчике 3; р — код в счетчике 8.

20 При a)1 возможны также случаи переполнения счетчика 3 импульсами с блока 12 до прихода импульса переполнения счетчика 2.

Последующая работа схемы и в этом случае происходит аналогично изложенному.

25 Таким образом, введение блока задания пааХ раметра а при реализации функции у =

1+ аХ схемы совпадения и счетчика-указателя степени масштабного коэффициента позволяет рас50 ширить функциональные возможности преобразователя.

Предмет изобретения

Фупкциональньш преобразователь, содержащий счетчики, подключенные к двум группам схем «И», выход одной из которых соединен со схемой вычитания непосредственно, а вы40 ход другой и выход первого счетчика — через схему «ИЛИ», выход первого счетчика связан с элементом задержки и с управляемым делителем частоты, выход которого подключен к входу первого сче1чика, отличающийся

45 тем, что, с целью расширени:I его ф нкциональных возможностей, в него введены счетчик-указатель масштабного коэффициента, подключенный к выходу второго сче1чика, блu1 задания параметра, схема «И» и схема

50 «ИЛИ». один цз входов которой через блок задания параметра соединен с выходом схемы вычитания, а другой вход через схему «И» связан с выходом элемента задержки, при этом разрядные выходы счетчика соединены с

55 другими входами схемы «И».

Составитель М. Московкин

Редактор В. Девятов

Текред Е. Ворисова

Корректор В. Ьрыкснна

1 1 17113 Изд. No 1!98 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета 1нннстров СССР по делам изобретений н открь:тий

Москва, К-35, Раушская нао., д. 4/5

Типо.-рафия, пр. Сапунова, 2