Параллельно-последовательный аналого-цифровой

407423

НИЕ

Союз Советских

Социалистимеских

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства _#_

Заявлено 23,11.1972 (Ko 1750718/26-9) с присоединением заявки №

Приоритет

Опубликовано 21.Х1.1973. Бюллетень Ме 46

Дата опубликования описания 27. I I I.1974

М. К.л. Н 03k 13/18

Государственный комитет

Совета Министров СССР по делам изобретений и открытий

УДК 681 325(088 8) Автор изобретения

В. Н. Вьюхин

Заявитель Институт автоматики и электрометрии Сибирское отделение АН СССР

ПАРАЛЛЕЛЬHO-ПОСЛЕДОВАТЕЛЬНЬ1Й АНАЛОГО-ЦИФРОВОЙ

ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к области электроизмерительной техники.

Известен параллельно — последовательный аналого-цифровой преобразователь, содержащий компараторы, выходы которых подключены к шифратору, делитель напряжения, включенный между одними входами компараторов и выходом цифро-аналогового преобразователя, управляемого регистром, распределитель тактов и схемы «И».

Недостатком известного устройства является невысокое быстродействие и сложность в исполнении.

Предлагаемое устройство отличается от известного тем, что в него введен дополнительный цифро-аналоговый преобразователь с регистром, схемы «НЕ» и дополнительные схемы «И», причем первые входы последних соедине lbI с выходами схем «НЕ», входы которых подключены к выходам шифратора, а выходы дополнительных схем «И» соединены с нулевыми входами регистра дополнительного цифро-аналогового преобразователя, единичные входы регистра — с выходами распределителя тактов, что значительно повышает быстродействие и упрощает устройство.

На чертеже дано предлагаемое устройство.

Устройство содержит компараторы 1 (n-число одновременно определяемых двоичных разрядов), первые входы которых соединены с входным сигналом, вторые входы соединены с выходами основного и дополнительного цифро-аналогового преобразователей 2 и 3 и с выходами делителя напряжения 4, а выходы— со входами шифратора состояний компараторов 5. Выходы последнего соединены с входами т схем «И» 6 и и схем «НЕ» 7 (пт — число тактов аналого-цифрового преобразователя).

Вторые входы схем «И» 6 объединены группа.

10 ми по п и соединены с соответствующими вы. ходами распределителя тактов 8, а выходы схем «И» 6 соединены с единичными установочными входами регистра 9 основного цифроаналогового преобразователя (ЦАП), нулевые

1s установочные входы которого соединены с первым выходом распределителя тактов 8, а выходы соединены с входами основного

ЦАП2.

Выходы схем «НЕ» 7 соединены с входами

20 схем «И» 10, вторые входы которых объединены группами по п и соединены с соответствующими выходами распределителя тактов 8. Вы ходы схем «И» 10 соединены с нулевыми уста новочными входами регистра 11 вспомогатель25 ного ЦАП, единичные установочные входы которого соединены с первым выходом распределителя тактов 8, а выходы соединены с входами вспомогательного ЦАПЗ. Нулевые установочные входы регистра 9 основного ЦАП и

30 единичные установочные входы регистра 11

407423 вспомогательного ЦАП могут быть также соединены с последним выходом распределителя тактов 8.

Устройство работает следующим образом.

Первый импульс распределителя тактов 8 устанавливает разрядны регистра 9 основного

ЦАП в нулевое состояние, а разряды регистра

11 вспомогательного ЦАП в единичное состояние (или опи были установлены в это состояние последним импульсом распределителя тактов 8 в предыдущем цикле измерения) . Поскольку вспомогательный ЦАПЗ имеет один некоммутируемый разряд, вес которого равен весу младшего разряда, а выходное сопротивление ЦАП2 и ЦАПЗ равно 4, то после первого такта напряжение на выходе вспомогательного ЦАПЗ составляет

2" — 1 / макс

1 на выходе основного ЦАП2 — — Г„,н„а

2п

P на выходах делителя напряжения 4 — — .

2п 1» у«, 8 = 2> 3, 2п — 2 (U»qicq =2 AU, и — число разрядов ЦАП, ЛU — квант по уровню) . Таким образом, диапазон измерения

UMa c разбит на 2"-зон. Компараторы 1 определяют, в какой из 2"-зон находится входной сигнал. Шифратор 5 преобразует состояние компараторов в и-разрядный двоичный код. Следующий импульс распределителя тактов 8 заносит с помощью схем

«И» 6, 10 полученный код в старшие разряды регистров 9 и 11 таким образом, что содержание этих разрядов в обоих регистрах становится одинаковым. Поскольку в исходном состоянии разряды регистра 11 устанавливаются в единичное состояние, то для занесения кода в этот регистр используются инвертированные с помощью схем «НЕ» 7 сигналы

5 шифратора 5. После второго такта на компараторы подаются напряжения с шагом

1/2 ". U, а перед последним тактом — с шагом 1У2т" U»»«.

Последний импульс такта заносит код с вы10 хода шифратора 5 в и дополнительных разрядов регистра 9 основного ЦАП, которые не связаны с ЦАП2. Код преобразуемого сигнала может быть снят с регистра 9 основного

ЦАП по окончании последнего такта измере15 ния.

Предмет изобретения

Параллельно - последовательный аналогоцифровой преобразователь, содержащий ком20 параторы, выходы которых подключены к шифратору, делитель напряжения, включенный между одними входами компараторов и выходом цифро-аналогового преобразователя, управляемого регистром, распределитель так25 тов и схемы «И», отличающийся тем, что, с целью повышения быстродействия и упрощения устройства, в него введен дополнительный цифро-аналоговый преобразователь с регистром, схемы «НЕ» и дополнительные схемы

З0 «И», причем первые входы последних соединены с выходами схем «НЕ», входы которых подключены к выходам шифратора, а выходы дополнительных схем «И» соединены с нулевыми входами регистра дополнительного

З5 цифро-аналогового преобразователя, единичные входы регистра — с выходами распределителя тактов.