Сравнивающее устройство5 ^.'^-.i':.':: ;-- .,./.• i ч-и,:д v; ':
4ОИОЗ
ОП ИСАН И Е
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Соеетскии
Социалистических
Республик
Зависимое от авт. свидетельства №вЂ”
Заявлено 05.1Ч.1972 (М 1770528/18-24) с присоединением заявки №вЂ”
Приоритет
Опубликовано 22.Х.1973. Бюллетень № 44
Дата опубликования описания 17 Ч.1974
М. Кл. G 05Ь i1/01
Гввударетвенный комитет
Саввта Миннстрав СССР в делам изобретений и вткрытий
УДК 681.325(088.8) Авторы йзобретения
В, И. Александрин, Ю. Н. Киселев и Е. Н. Саладаев
Горьковский политехнический институт им. А. А. Жданова
Заявитель
СРАВНИВАЮЩЕЕ УСТРОЙСТВО
Изобретение относится к области измерительной цифровой и вычислительной аналогоцифровой техники и предназначено для преобразователей напряжения в код с высоким быстродействием (10 — 10 ) пр. сек. и числом разрядов 8 — 9.
Известно сравнивающее устройство, содержащее балансный каскад и источник стробир ующих им пул ь сов.
Цель изобретения — повышение быстродействия, точности и надежности устройства и уменьшение помехи на выходе.
Это достигается путем введения двух двухвходовых лопических схем «ИЛИ вЂ” НЕ». Первый вход каждой логической схемы «ИЛИ—
НЕ» подключен к одному из выходов балансного каскада и выходу пассивного сумматора, а выход — к второму входу другой логической схемы «ИЛИ вЂ” HE» и входу пассивного сумматора, другой вход которого соединен с источником стробирующих импульсов.
На чертеже показана принципиальная схема предлагаемого устройства.
Первый каскад сравнивающего устройства построен по схеме дифференциального балансного усилителя на транзисторах 1 и 2. Второй каскад состоит из двух двухвходовых логических схем «ИЛИ вЂ” HE» 3 и 4 (транзисторы 5 — 10). Положительная обратная связь образуется за счет соединения выхода логической схемы 3 с одним из входов (база транзистора 9) логической схемы 4 и выхода логической схемы 4 с одним из входов (база транзистора 6) логической схемы 3. Отрицательная обратная связь создается благодаря соединению выхода логических схем «ИЛИ—
НЕ» через пассивный сумматор на резисторах 11 — 14 на входы (базы транзисторов 5 и 10) тех же логических схем. Выходы первого дифференциального балансного усилителя
10 подсоединены к входам логических схем
«ИЛИ вЂ” HE». Стробирующий импульс подается в цепь отрицательной обратной связи через пассивный сумматор (резисторы 12 и 14).
В случае отсутствия стробирующего импульls са транзисторы 5 и 10 закрыты и первый каскад сравнивающего устройства на транзисторах 1 и 2 отключен от второго каскада. Отрицательная обратная связь также отключена; за счет положительной обратной связи логиче20 ские схемы «ИЛИ вЂ” HE» образуют триггер.
При подаче стробирующего импульса транзисторы 5 и 10 открываются и сравнивающее устройство превращается в двухкаскадный усилитель с комбинированной обратной свя25 зью. За счет разности коллекторных токов транзисторов 1 и 2, обусловленный разностью сравниваемых напряжений, напряжения на выходах логических схем, охваченных комбинированной обратной связью, устанавлива30 ются различными. После окончания стробирующего импульса и отключения отрицатель405103 г Составитель И. Шелипова
Техред Л. Богданова
Корректор Т. Хворова
Редактор И. Грузова
Заказ 851/5 Изд. № 2073 Тираж 780 Подпионое
ЦНИИПИ Государствен ного комитета Совета Министров СССР по делам изобретений и открытий
Москва, OK-35, Раушская наб., д. 4/5
Типография, пр. Сапунова, 2 ной обратной связи, второй каскад снова превращается в триггер, установленный в состояние в соответствии с указанной разностью выходных напряжений.
Введение отрицательной обратной связи (на время сравнения) уменьшает влияние нестабильности параметров элементов схемы, что приводит к повышению точности и стабильности, т. е. информационной надежности.
Предмет изобретения
Сравнивающее устройство, содержащее балансный каскад, источник стробирующих импульсов, пассивный сумматор, о т л и ч а ющ ее с я тем, что, с целью повышения быстродействия, точности и надежности устройства, оно .содержит две двухвходовые логические
s схемы «ИЛИ вЂ” НЕ», первый вход каждой логической схемы «ИЛИ вЂ” НЕ» подключен к одному из выходов балансного каскада и выходу пассивного сумматора, а выход| — к второму входу другой логической схемы «ИЛИ—
l0 НЕ» и входу пассивного сумматора, другой вход которого соединен с источником стробирующих импульсов.

