Патент ссср 402874

ЬОЕСОЮЗНАЯ

ТЕ .,;:-Т 11БЦ ИЯ би от и Ь»

Союз Советских

Социалистических

Республик

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

Заявлено 07Л1.1972 (№ 1745688f18-24) с присоединением заявки №

Приоритет

Опубликовано 19.Х.1973. Бюллетень № 42

Дата опубликования описания 2.IV.1974

М. Кл. G 06f 15/36

Государственный комитет

Совета Министров СССР оо делам изооретений

И OTICPblTHH

УДК 681 3:519.2(088.8) Авторы изобретения

Л. В. Лазутина, Ю. Н. Храмов и В. А. Цепин

Заявитель

УСТРОЙСТВО ДЛЯ ОБРАБОТКИ СТАТИСТИЧЕСКОЙ

ИНФОРМАЦИИ

Устройство для обработки статистической информации относится к области вычислительной техники и может быть использовано в системах сбора и обработки информации для анализа и управления технологическими процессами.

Известны устройства для обработки статистической информации, содержащие блок памяти, коммутатор (многотактный генератор), ключи и блок определения среднего арифметического значения (параллельный сумматор, схемы «И», параллельный сумматор-вычитатель со схемой сравнения, генератор импульсов и счетчик среднего арифметического значения).

Недостатком известного устройства является то, что в нем параллельная перепись чисел из блока памяти в блок вычисления среднего производится за много тактов, количество тактов равно сумме номеров интервалов.

Целью предлагаемого изобретения является увеличение быстродействия устройства с одновременным упрощением его.

В предлагаемом устройстве перепись содержимого ячеек блока памяти, соответствующих интервалам, кратным степени 2 (1, 2, 4, 8,...), производится за один такт без сдвига или с соответствующим сдвигом вправо на один или более разрядов, а перепись содержимого ячеек памяти, соответствующих всем остальным инИ Е 402874 тервалам, производится за два или три такта без сдвига или со сдвигом вправо.

Предлагаемое устройство отличается тем, что в него дополнительно введены схемы «И» и переключатель, причем вход переключателя соединен с коммутатором, а выход — с одними входами с ем «И», другие входы которых соединены с блоком памяти и коммутатором, а выходы — с блоком вычисления среднего

10 арифметического значения.

На чертеже представлена блок-схема устройства.

Она содержит блок памяти 1, блок вычисления 2 среднего арифметического значения, 15 коммутатор 3, схемы «И» 4, схемы «И» 5 и переключатель (кппп-реле) 6.

Блок памяти 1 состоит, например, из ячеек памяти, в каждую из которых записывается информация, поступающая по одному кана20 лу. Блок 2 вычисления среднего арифметического значения состоит например, из реверсивного счетчика, счетчика выборки, счетчика среднего, схемы логики, мультивибратора и триггера.

25 Коммутатор 3 состоит из генератора импульсов, счетчика и дешпфратора.

Первые входы схемы «И» 4 связаны с разрядами ячейки памяти блока памяти 1, вторые входы связаны с шинами дешифратора комму30 татора 3 и третьи входы — с генератором им402874

Зо

55 пульсов, входящим в состав коммутатора. Выходы схем «И» 4 соединены с блоком 2 вычисления среднего значения.

Первые и вторые входы схем «И» 5 связаны соответственно с ячейками памяти и дешифратором коммутатора, а третьи входы — с переключателем (кипп-реле) 6. Выходы схем

«И» 5 также соединены с блоком 2 вычисления среднего значения.

Устройство работает следующим образом. Информация о распределении поступает с рабочих мест в соответствующие ячейки блока памяти 1, где она накапливается. После прихода с одного из постов сигнала «Конец выборки» начинается перепись информации с этого поста из блока памяти 1 в блок 2 вычисления среднего арифметического значения.

Происходит это следующим образом.

Сигнал «Конец выборки» поступает на коммутатор 3, который вырабатывает последовательность импульсов переписи и в соответствии с каждым переключается на одну позицию.

В первом такте сигнал с первого выхода коммутатора 3 поступает на входы схем «И»

4, связанные с ячейками памяти первого интервала блока памяти 1, а на другие входы поступает импульс переписи.

При этом содержимое ячеек блока памяти. переписывается в счетчик выборки и реверсивный счетчик блока 2 вычисления среднего арифметического значения.

Во втором такте сигнал со второго выхода коммутатора 3 поступает на входы схем «И»

4, связанные с ячейками памяти второго интервала блока памяти 1, а на другие входы поступает импульс переписи, и содержимое ячеек переписывается в счетчик выборки и реверсивный счетчик блока 2, в который содержимое ячеек блока памяти 1 заносится со сдвигом на один разряд вправо, что соответствует умножению на два.

В третьем такте сигнал с третьего выхода коммутатора 3 поступает на схемы «И» 4 и 5, связанные с ячейками памяти третьего интервала, а на другие входы схем «И» 4 поступает импульс переписи непосредственно, а на входы схем «И» 5 — с задержкой.

Задержка импульса переписи на группу схем «И» 5 осуществляется кипп-реле 6, запускаемое импульсом переписи коммутатора 3.

Схемы «И» 5 срабатывают от заднего фронта импульса, вырабатываемого кипп-реле 6.

Через схемы «И» 4 содержимое ячеек блока памяти 1 переписывается в счетчик выборки и в реверсивный счетчик блока 2 без сдвига, а через схемы «И» 5 — в реверсивный счетчик блока 2 со сдвигом вправо на один разряд.

Таким образом, содержимое ячеек блока памяти 1 третьего интервала заносится в реверсивный счетчик, умноженное на три и производится в два этапа.

В четвертом такте содержи»ое соответствующих ячеек блока памяти 1 аналогичным образом переписывается в счетчик выборки и в реверсивный счетчик блока 2. В реверсивпый счетчик блока 2 содержимое ячеек блока памяти 1 заносится со сдвигом вправо на два разряда, что соответствует умножению на четыре и т. д.

Для переписи содержимого седьмого интервала потребуется два кипп-реле 6. Перепись будет происходить в три этапа: через схемы

«И» 4 без сдвига импульсом переписи, через группу схем «И» 5 со сдвигом вправо на один разряд импульсов первого кипп-реле 6 и через группу схем «И» 5 со сдвигом вправо на два разряда импульсом второго ки-реле 6. Для простоты изложения второе кипп-реле 6 на схеме не показано, так как в принципе их может быть и больше двух (если число интервалов, например, 15 или больше).

После переписи содержимого всех интервалов блока памяти 1 в счетчике выборки блока

2 оказывается записанным число, равное объему выборки, а в реверсивном счетчике блока

2 — сум,ма частот распределения с соответствующими весами. После этого в блоке 2 начинается вычисление среднего арифметического значения.

Предмет изобретения

Устройство для обработки статистической информации, содержащее коммутатор, блок памяти, блок определения среднего арифметического значения, состоящий из реверсивного счетчика и счетчика выборки, входы которого подключены к соответствующим входа м реверсивного счетчика и к выходам схем «И» соответственно, первые входы которых подключены к соответствующим разрядным выходам блока памяти, отличающееся тем, что, с целью увеличения быстродействия работы устройства, оно содержит дополнительные схемы «И» и переключатель, вход ко" îðîãî подключен к выходу переписи коммутатора и ко вторым входам схем «И», третьи входы которых подключены к разрядным выходам коммутатора, выход переключателя соединен с первыми входами дополнительных схем «И», вторые входы которых подключены к соответствующим разрядным выходам блока памяти, третьи входы подключены к разрядным выходам коммутатора, а выходы дополнительных схем «И» подключены к соответствующим входам реверсивного счетчика блока определения среднего арифметического.

402874

Составитель Э. Сенина

Корректор Н. Аук

Техред А. Камышникова

Редактор Е. Семанова

Типография, пр. Сапунова, 2

Заказ 668,,10 Изд. Мг 2084 Тираж 647 Подписное

ЦНИИПИ Государственного комитета Совета Мшшстров СССР по делам изобретений и открытий

Москва, 7К-35, Раушская наб., д. 4/5