Патент ссср 402143

вв

1 о п и а-М-" Ф и е

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства ¹

М. Кл. Н 03k 5, 13

Заявлено 24.!.1972 (№ 1743770, 26-9) с присоединением заявки №

Приоритет

Опубликовано 12.Х.1973. Бюллетень № 41

Дата опубликования описания 22.II.1974

Государственный комитет

Совета Мин!;строе СССР оо делам изобретений и 0Ti<;ь!тий

УДК 681.142.66(088.8) Авторы изобретения

О. А. Раисов, В. М. Васильев, Г. П. Шаламов и А. В. Притула

Заявитель

УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ИМПУЛЬСОВ

Изобретение относится к телемеханике и вычислительной технике.

Известно устройство для синхронизации импульсов, содержащее входной и выходной триггеры, триггер сброса, инвертор, схемы совпадения на потенциальных элементах и шины синхронизируемого сигнала и тактовых импульсов.

Известное устройство может выдавать выходные импульсы неопределенной длительности, немного меньшей длительности тактовых импульсов. При наличии на выходной шине устройства кратковременных выбросов с частотой тактовых импульсов, т. е. при наличии ложного выходного сигнала, возможна потеря информации.

Предлагаемое устройство отличается тем, что, с целью повышения его надежности и расширения функциональных возможностей, шина синхронизируемого сигнала подключена ко входу установки входного триггера в единицу, ко входу установки триггера сброса в нуль и к одному из входов первой схемы совпадения, другой вход которой подсоединен к единичному выходу входного триггера, а третий вход —— к шине тактовых импульсов, выход первой схемы совпадения соединен со входом установки выходного триггера в единицу, единичный выход выходного триггера подключен к одному из входов второй схемы совпадения, другой вход которой через пнвертор соединен с шиной тактовых импульсов, а выход подключен ко входу установки входного триггера в нуль ко входу установки триггера сброса в единицу и к одному из входов третьей схемы совпадения, второй вход которой подключен к единичному выходу триггера сброса, а выход — ко входу установкп выходного триггера в нуль.

10 На чертеже приведена схема устройства.

Устройство содержит шину синхронизируе(BXo+HbIX) HIIII)<7bCOB 1> входной, BbIXOQ ной триггеры и триггер сброса 2, 3 и 4, каждый из которых состоит из двух схем

15 «И — НЕ»; схемы совпадения (элементы

«И — IE») 5 — 8, шину тактовых импульсов 9 и шину выходных импульсов 10.

В исходном состоянии схемы входной и выходной TpIIIT0phI 2, 3 находятся В H) левом сос20 тояшш (на заштрихованном плече триггера— низкий потенциал), триггер сброса 4 — в единичном состо!шпи, на шинах 1, 9 и 10 — высокий потенциал.

Синхронизируемый импульс, поступающий

25 по шине 1, перекл!очne7 входной трпггер 2 в единичное состоя!.пе, триггер сброса 4 — в нулевое состояние и блокирует схему совпадения 5. После окончания синхронизируемого импульса и прп отсутствии тактового импуль30 са па выходе схемы совпадения 5 появляется

402143

Составитель A. Кузнецов

Тех ред T. Курил ко

Корректор T. Добровольская

Редактор B. Федотов

Заказ 323/11 Изд. № 140 Тираж 780 Подписное

ЦНИИПИ Государственного ком тета Совета Министров СССР по делам изобретений и открытий

Москва, K-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 сигнал, который переключит выходной триггер 3 в единичное состояние. Тактовый импульс, поступающий по шине 9, блокирует схему совпадения 5 и через инвертор схемы совпадения 7 поступает на вход схемы совпадения 6, другой вход которой соединен с единичным выходом триггера 3.

При совпадении сигналов на входах схемы совпадения 6 на шине 10 появляется выходной сигнал отрицательной полярности, длительность которого равна длительности тактового импульса. Кроме того, выходной сигнал схемы совпадения 6 возвращает в нулевое состояние входной триггер 2, переключает триггер сброса 4 в единичное состояние и блокирует схему совпадения 8. После окончания выходного импульса через схему совпадения 8 триггер 3 переключается в нуль, т. е. устройство возвращается в исходное состояние. В таком состоянии оно находится до появления следующего синхронизируемого импульса.

Минимальная частота и максимальная длительность синхронизируемых импульсов предлагаемого устройства не ограничиваются, что существенно расширяет область его применения. Максимальная частота синхронизируемых импульсов ограничивается частотой тактовых импульсов, минимальная их длительность должна быть не менее времени срабатывания триггера. Отсутствие ложных выбросов на выходе устройства и исключение возможности потери входной информации обеспечивают ему высокую надежность.

Предмет изобретения

Устройство для синхронизации импульсов, содержашее входной и выходной триггеры, триггер сброса, инвертор, схемы совпадения на потенциальных элементах и шины синхронизируемого сигнала и тактовых импульсов, 10 отличающееся тем, что, с целью повышения его надежности и расширения функциональных возможностей, шина синхронизируемого сигнала подключена ко входу установки входного триггера в единицу, ко входу установки

15 триггера сброса в нуль и к одному из входов первой схемы совпадения, другой вход которой подсоединен к единичному выходу входного триггера, а третий вход — к шине тактовых импульсов, выход первой схемы совпаде20 ния соединен со входом установки выходного триггера в единицу, единичный выход выходного триггера подключен к одному из входов второй схемы совпадения, второй вход которой через инвертор соединен с шиной такто25 вых импульсов, а выход подключен ко входу установки входного триггера в нуль, ко входу установки триггера сброса в единицу и к одному из входов третьей схемы совпадения, второй вход которой подключен к единичному

30 выходу триггера сброса, а выход — ко входу установки выходного триггера в нуль.