Устройство логического управления

Союз Советских о иалисти

С ц иеских

Республик

ИЗОБРЕТЕН Ия

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №вЂ”

Заявлено 10.111.1971 (,% 1633852/18-24) с присоединением заявки №вЂ”

Приоритет—

Опубликовано 17.1Х.1973. Бюллетень,¹ 37

Дата опубликования описания 15.11.1974

М. Кл. G 05Ь 19, 08

Гасударственный комитет

Совета Министров СССР по делам изобретений и открытий

УДК 621.398.623 (088.8) Авторы изобретения

В. В. Приблуда, В. П. Лужбин и А. Н. Косых

Научно-исследовательский проектно-конструкторский и технологический институт комплексного электропривода

3 аявитель

УСТРОЙСТВО ЛОГИЧЕСКОГО УПРАВЛЕНИЯ

Устройство предназначено для использования в системах управления производственными механизмами.

Известны устройства логического управления, содержащие прямоугольную матрицу усилители, входы которых подключены к выходам матрицы, а выходы — к исполнительным органам.

Отличие описываемого устройства состоит в том, что оно содержит входной и выходной коммутаторы, дешифраторы, усилители входных сигналов матриц, дополнительные прямоугольные матрицы, ключи и распределитель тактовых импульсов, причем к выходам входного коммутатора подключены дешифраторы, выходы которых через усилители входных сигналов матриц соеди!!ены с вертикальными шинами дополнителысых прямоугольных матриц. Горизонталы ые шины этих матриц под соединены к сигнальным входам ключей, выходы которых соединены со входом одного из дешифраторов, а его выходы через усилители ,входных сигналов матриц подкл!очены к вертикальным шинам прямоугольной матрицы.

Горизонтальные шины этой матрицы через ключи подсоединены ко входу выходного коммутатора, а выход распределителя тактовых импульсов соединен с управляющими входами ключей и коммутаторов.

Это гозволяет расшир:.!ть функциональные возможности устройства.

На чертеже изображена фуш циональная схема устройства.

Устройство содержит входной коммутатор

1, дешифраторы 2 — 5, усилители 6 — 9 входных сигналов матриц, дополнительные прямоугольные матрицы 10 — 18, ключи 14 — 17, распредел:!тель тактовых импульсог. 18, деши-!

О фратор 19, усилители 20, прямоугольную матрицу 21, ключи 22, выходной коммутатор 28.

Все входные переме!и!ые поступают на ком ъ1утатор 1, зыдаю1!1ий на свои выходы в

15 каждом такте работы устройства только те входные переменные, из которых состоит реа лиз емое уравне!!не, решаемое в данном такте. Выходы коммутатора. группами по четы ре или ме.!се, подключе.!» к,депшфраторам

20 2 — 5. На од !ой из выходных ши! каждого дешифратора появляются сигналы, соответствующие комбинациям состояния входных переменных. Эт:! сип!алы через усилители 6 — 9 подсоединены к вертикальным шинам матриц

10 — 13.

Алгоритмы решен..ш уравнений задаются соедз!пением вертикальных шпн матриц 10 — 18 с гор:.!зонталы!ымл ш:.шами посредством диодов, напаянных " соответствии с десятичными

ЗО эквивалентам; нужных комоинаций вход397890!

О!

klbIx переменных. Эти эквиваленты получают на,выходах дешифраторов 2 — 5, т. е. нужные десятичные эквиваленты объединены по схемам «ИЛИ», выходы которых (горизонталь ные шины матриц) подсоединены к соответствующим ключам 14 — 17.

На ключах И 17 реализованы логические функции «И», входами которых являются сигналы тактов от распределителя 18,и сигналы с горизонтальных шин матриц 10 — 18.

Выходы каждой группы ключей ооъединены вместе, благодаря чему реализуется логическая функция «ИЛИ», образующая четыре промежуточные переменные для следующего этапа решения логических уравнений — методом суперпозиции этих промежуточных переменных.

Промежуточные переменные поступают на вход дешифратора 19. На одной из выходных шин его появляется сигнал, соответствуюший комбинации состояний промежуточных пере.менных. Сигналы с дешифратора через усили"тели 20 подаются на вертикальные шины мат рицы 21. На матрице 21 посредством диодов, напаянных в соответствии с десятичными эквивалентами нужных комбинаций состояний промежуточных переменных, задаются ал. оритмы решений уравнений. Ее горизонтальные шины подсоединены к ключам 22, на ко торые подаются сигналы соответствующих тактов,от распределителя 18.

Результаты решений уравнений с объединенного выхода ключей 22 .идут на выходной коммутатор 23, состоящнй,из триггеров с управляемыми входами, на цепи управления которых поступают сигналы результатов решений, а на цепи запуска — сигналы тактов от распределителя 18.

На выходе триггера, соответствующего данному решаемому уравнению, сигнал «1» сохраняемся до тех пор, пока по цепи управ ления поступают подтверждающие их!пульсы (результаты решения уравнения, принимающие значение «1»).

Подтверждающие импульсы несут инфор мацию о том, что комбинация состояний входных переменных соответствует заданному алгоритму решения данного уравнения.

Если состояния входных переменных не соответствуют алгоритму решения уравнения, подтверждающие импульсы отсутствуют, и на выходе соответствующего триггера появляется сигнал «0».

Работа всего устройства синхронизируется выходными тактами распределителя 18, т. е. в каждом данном такте комбинационная часть устройства отведена для уравнения, решаемого в данном такте.

Предмет изобретения

Устройство логического управления, содер жащее прямоугольную матрицу и усилители, входы которых подключены квыходам матрицы, а выходы — к исполнительным органам, отличающееся тем, что, с целью расширения функциональных возможностей, оно содержит входной и выходной коммутаторы, дешифраторы, усилители входных сигналов матриц, дополнительные прямоугольные матрицы, ключи,и распределитель тактовы импульсов, причем к выходам входного коммутатора под ключены дешифраторы, выходы которы, через усилители входных сигналов матриц соединены с вертикальными шинами дополнительных прямоугольных матриц, горизонтальные шины этих матриц подсоединены к сигнальным входам ключей, выходы которых соединены со входом одного из дешифраторов, а его выходы через усилители входных сигналов матриц подключены к вертикальным шинам прямоугольной матрицы, горизонтальные шины этой матрицы через ключи подсоединены ко входу выходного коммутатора, а выход распределителя тактовых .импульсов соединен с управляющими входами ключей и коммутаторов.

397890

С оста витель В. К аваков

Техред Л. Богданова !корректор Т. Добровольская

Редактор А. Синицына

Тип. Харьк. фил. пред. < Патент»

Заказ 740/2452 Изд. ¹ 982 Тираж 780 Подписное

ЦНИИПИ Государственного комитета Совета Министпов СССР

2 по делам нзооретеннй и открытий

Москва, Ж-35, Раушская наб., д. 4/5