Комплексный экспресс-анализатор случайных процессов

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

393744

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №вЂ”

Заявлено 13.71!.1971 (.нй 1681499/18-24) с прнсосдипспием заявки №вЂ”

Приоритет

Опубликовано 10.VII!.1973. Бюллетень № 33

Дата опубликования описания 24.XII.1973

М. Кл. G OGf 15/3G

Гасударственный камнтет

Савгта Министров СССР па делам изабретений и аткрытий

УДК 681.3:519.2(088.8) Авторы изобрстспия

7ð а

В. С. Гладкий, A. Г. Ермаков н Н. Е. Сапожников

Морской гидрофизический институт АН Украинской ССР =

Заявитель

КОМПЛЕКСНЫЙ ЭКСПРЕСС-АНАЛИЗАТОР

СЛУЧАЙНЫХ ПРОЦЕССОВ

Изобретение относится к вычислительной технике. Устройство может быть использовано для определения основных характеристик случайных процессов и в качестве решающего звена в системах автоматического регулирования технологических процессов.

Известны комплексные экспресс-анализаторы случайных процессов, содержащие блок динамической памяти, два цифровых блока сравнсния, схему «И», блок переписи, блок местного управления, датчик равномерно распределенных случайных чисел, переключатсли, блок схем «И» и блок суммирующих счетчн ков.

В этих устройствах аналоговые анализаторы дают высокую методическую погрешность и не позволяют обрабатывать первичную информацию в реальном масштабе времени; цифровые анализаторы содержат громоздкие множительные устройства, сумматоры, устройства задержки и ЗУ большой емкости; для вычисления разлнчных оценок вероятностных характеристик требуется отдельная аппаратура, что снижает надежность анализаторов, увеличивает их аппаратурный объем.

Цель изобретения — упрощение схемы устройства.

Предлагаемый экспресс-анализатор отличается тем, что выход блока динамической Il<1мяти чсрез блок псреписп и переключатель подсоединен либо ко входу первой цифровой схемы (блока) сравнения, либо ко входу схемы «И», второй вход которой, объединенный с управляющим входом датчика равномерно распределенных случайных чисел и через переключатель — со вторым входом первой цифровой схемы (блока) сравнения, соединен со вторым выходом блока местного управления, первый выход которого нагружен на уп10 равляющие входы блока переписи и блока динамической памяти, а третий соединен с управляющим входом блока схем «И»; второй выход блока динамической памяти через переключатель объединен с первым входом

15 второй цифровой схемы (блока) сравнения, второй вход которой подключен к первому выходу датчика равномерно распределенных случайных чисел, второй выход которого через переключатель объединен со вторым вхо20 дом первой цифровой схемы сравнения; выход второй цифровой схемы сравнения нагружен на первый вход блока суммирующих счетчиков, объединенный с первым входом схемы «И», второй вход которой, связанный

25 со вторым входом блока суммирующих счетчиков, соединен с выходом первой цифровой схемы сравнения и через переключатель — с сигнальным входом блока схем «И», который через тот жс переключатель связан либо

30 с выходом перво" схемы «И» либо с выходом

393744

1 при х zI

У =

0 при х, г,, 1 при х,=z, у =, О при х,фг,;

3 второй схемы «И»; выход блока схем «И» соединен с третьим входом блока суммирующих счетчиков, выход которого является выходом всей схемы.

Блок-,схема устройства показана на черте>ке.

Комплексный экспресс-анализатор содержит блок динамической памяти 1, состоящий из L регистров сдвига, ка>кдьш на а разрядов (предназначси для получения llepc»CII»OII задержки при вычислении корреляционных функций); — цифровые блок. сравнения 2, 3, алгоритм раооты которых— где Х; — значение ординаты исследуемой функции;

Z — значение ордииаты вспомогательного сигнала; — блок переписи 4, поочередно переписывающий значения исследуемой функции в олоки3и5; — схему «И» 5, алгоритм работы которой— — датчик равномерно распределенных случайных чисел б (ДРРСЧ), формирующий взанмно независимые числа, равномерно распределенные в интервале изменеиия исследуемой функции; — блок схем «И» 7, записывающий вычисленные частные значения статистических характеристик в нужные адреса блока 8; — блок суммирующих счетчиков 9, выполняющий функцию а-канального цифрового интегратора; — схему «И» 10.

При вычислении моментов и момситных функций случайных процессов (математического ожидания, дисперсии, корреляционных функций) переключатель П2 находится в поло>кении б. Поло>кение а переключателя П1 соответствует режиму вычисления автокоррсляционнОЙ фун!ссции, полоиссние Π— взаимо корреляцноииой.

Значение ординат исследуемой случа1шой функции Х(1), записанные в блоке динамическойй памяти в виде L-разрядных дгоичиых чисел, поочередно переписываются блоком переписи, управляющими сигналами для которого явля10тся сигналы, сформированные блоком местного управления, иа первые входы,цифрового блока сравнения 3. На вторые входы этого блока подаются 1-разрядныс лвоичные числа с выхода ДРГСЧ. В,xo;;I.ой числовой поток блока 3 является статистическпм отображением функцин X(i).

Цифровой блок сравнения 2 работает аналогично. При вычислении первый начальных

4 моментов (т",. и т" ц) переключатель П1 ставится в поло>кевине б. При этом значения функций Х(l) и У® статистически кодируются в блоках 2 и 3 и интегрируются в счетчиках т;. и т„блока 9.

При вычислении моментов второго порядка числовые последовательности с выходом блоков 2 и 3 перемио>каются па схеме «И» 10 и через блок схем «И» записываются в соответствующие счетчики блока 8, причем при вычислении автокоррсляциоиной функ ции случа lllcro процесса X(t) каждое число "ь где ii=-1, 2, ... Л (Л вЂ” число членов ряда фуикци,l X(t)), поочсрелно умножается на числа х;+1,. хы2, х;+„. Чнсло Х; залср>кивастся в блоке динамической памяти.

Для вычисления взаимокоррсляцпонной функции процессов Х® и У(1) каждое У; число умножается на числа ряда X„ I, Х;+, Х; .„.

При вычислении интегрального закона распределения F(x) случайного процесса Х(1) из блока 9 на вторые входы блока 3 через переключатель П2 подаются числа, линейно из,lcIIIIIOIIIIIecII в нитервале изменения исследуемой функции, причем период повторения этой линейной последовательности равен периоду подачи на первые входы блока 3 з laчсиий исследуемой функции У(Ц.

Синхронно с выдачей ка кдого числа из линейной последовательности блок 9 вырабатывает разрешающий сигнал, который подается

IIa один из раздельных входов блока схем

«И» 7. Каждая схема блока 7 нагружена на вход «своего» счетчика из олока 8. Таким образом, при формировании первого числа из линейной последовательности открыта первая схема блока 7 и, следовательно, результат сравнения этого числа со значением исследуемой функции записывается в первый счетчик блока 8 и т. д.

При вычислении плотности вероятности

f(X) случайного процесса X(t) (переключатель П2 в голо>кении а) числа линейной последовательности с выхода блока 9 поступает иа схему «И» 5, которая формирует clll нал «1» только при одинаковых значениях исследуемой случайной функции и одного из чисел линейной последовательности. В осталoii работа схемы аналогична описанной выше.

Предмет изобретения

Комплс, сный экспрссс-анализатор случайHых процессов, coIBp>lkallL!IIЙ Олок памяти, блоки срагнсния, схемы «И», блок переписи, блок управления, блок схом «И», датчик равIIoiIcpllo распределенных случайных чисел, блок счетчиков и псреключатсля, отлича ои1айся тем, что, с целью упрошения схемы, пергый выход блока управления подключен к первым входам олока переписи и блока па мяти, второй вход которого подкл oscll к первому входу аналнзатора, первьш выход — ко

Bторому входу блока переписи, второй вы393744

Составитель Э. Сечииа

Техред А. Камышникова

Редактор Б. Федотов

Корректор Е. Хмелева

Заказ 3441/17 Изд. № 896 Тираж 647 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

N0cKBa, 7К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 ход — к неподвижному контакту первого переключателя, второй неподвижный контакт которого подключен ко второму входу анализатора, а подвижный контакт — к первому входу первого блока, сравнения, второй вход которого соединен с выходом датчика равномерно распределенных случайных чисел, вход которого связан со вторым выходом блока управления, с первым входом первой схемы

«И» и неподвижным контактом первой группы контактов второго переключателя, третий выход блока управления подключен к первому входу блока схем «И», выход которого соединен с первым входом блока счстчиков, второй вход которого связан с выходом первого блока сравнения и с первым входом второй схемы «И», второй вход которой подключен к третьему входу блока счетчиков, к выходу второго блока сравнения и к первому неподвижному контакту второй группы контактов второго переключателя, подвижный контакт которого соединен со вторым входом блока

5 схем «И», второй и третий неподвижные контакты подключены к выходам соответственно первой и второй схем «И», второй вход первой схемы «И» соединен с первым неподвижным контактом трстьей группы контактов вто10 рого переключателя, подвижный контакт которой подключен к выходу блока псрсписи, второй и третий неподвижные контакты соединены с первым входом второго блока сравнения, второй вход которого соединен с под15 вихкным контактом первой груIIIlbl контактов второго переключателя, второй неподвижный контакт которого подключен к датчику равномерно распределенных случайных чисел.