Частотно-фазовый дискриминатор
OllИСАНИЕ
ИЗОБРЕТЕН ИЯ
Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советскин
Социалистическин
Республик
379049
Зависимое от авт. свидетельства ¹â€”
Заявлено ЗО.XI 1970 (№ 1602563/18-24) с присоединением заявки №вЂ”
Приоритет—
Опубликовано 18. I V,1973 Б1оллетень ¹ 19
Дата опубликования описания 6.IX.1973
Ч Кл. Н ОЗЕ 9/06
Комитет по делам.таобретеиий и открытий яри Совете Мииистров
СССР
УДК 621.376.55 (088.8) Авторы изобретения
Е Н. Усышкин и В. Ш. Зельдин
Всесоюзный научно-исследовательский кинофотоинститут
Заявитель
ЧАСТОТНО-ФАЗОВЫЙ ДИСКРИМИНАТОР
Изобретение относится к области автомати ческого управления и может быть использовано .для синхронизации врагценпя электроприводов или колебаний электронных генераторов.
Известныс частотно-фазовые дискрим инаторы состоят из различающего и двух формиру1ощих триггеров, соединенных через логические элементы с различающим триггером и сумматором. Однако эти дискриминаторы имеют существенный недостаток. заключаю- 10 щийся в наличии «гпстерезиса» при различении знака разности двух частот и недоиспользовании выкодного сигнала по скважности.
Цель изобретения — исключение гистерезиса по частоте и уменьшение скважности вы- 15 кодных импульсов.
Для этого в предлагаемом дискриминаторе имее1ся второй различающий триггер и изменена схема включения элементов устройства.
Прп этом первый различающий триггер под- 20 ключеll к источнику измеряемой частоты, а второй — к источнику эталонной частоты. Другие входы первого и второго различающик триггеров соединены через дифференцирующие цепочIcIl с сбопмп выходами соответственно первого 25 или второго формирующего триггера. Оба выкода первого формирующего триггера подкл1очеlll I каждый совместно с одним пз выкодов первого различающего триггера через элементы «И» ко входам второго формирующего 30 триггера.
Оба выхода второго формирующего триггера подкгпоче ы каждый совместно с одним из выходов второго различающего триггера через элементы «И» ко входам первого формиру1ощего триггера.
Иа чертеже показана блок-скема дискриминатора.
Он состоит из различающих 1 и 2 и формирующик 8 и 4 триггеров Измеряемый сигнал подается на вход триггера 1, а эталонный сигнал от источника эталонной частоты 5 — на вход триггера 2, Другие вкоды триггеров 1 и 2 соединены через дифференцирующие цепи б и 7 с выходами триггеров 8» 4. Оба выкода триггера 8 подключены каждый совместно с одним пз выколов триггера 1 через логические элементы «И» 8 ко входам триггера 4, а оба выхода триггера 4 — каждый совместно с одним II3 выкодов триггера 2 через элементы «И» 9 ко входам триггера 8. Выходы формирующих триггеров 8 и 4 объединены прп помощи сумматора
10, построенного на двук логических элементах
«И» 11 и логическом элементе «ИЛИ» 12.
Соединения элементов дискриминатора обеспечивают четыре следующих статическик состояния устройства, переход которых пз одного в другое осуществляется прп поступлении импульсов от источников измеряемой или эталоннойй частоты.
I Синфазная память. Формирующие триггеры 8 и 4 находятся Во взапмоспнфаз lhlx положенияк (открыты оба левык пли правых транзистора этих триггеров). Прп этом па выходе сумматора 10 имеется напряжение. Триггеры
379049
Предмет изобретен ия
Составитель В. Быков
Техред Л. Грачева
Корректор Г. Запорожец
Редактор Н. Джарагетти
Заказ 2146 Изд. № 492 Тираж 780 Подписное
ЯНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, Я-35, Раушская наб., д. 4/5
Мытищинская типография
1 и 2 находятся в положении «блокировка». характеризующемся тем, что напряжения с выходов триггера 3 на входы триггера 4 и с выходов триггера 4 на входы триггера 8 не поступаюг, будучи блокированы элементами 8 и 9, соединенными с триггерами 1 и 2.
I I. Синфазная фиксация. Формирующие триггеры 3.и 4 находятся во взаимосинфазных положениях, а на выходе сумматора вырабатывается напряжение. Отличие этого состояния от состояния 1 состоит в том, что триггер 1 находится в положении «разрешено» характеризующемся тем, что напряжения с выходов триггера 8 поступают через логические элементы 8 на входы триггера 4 и фиксируют его в синфазном (по отношению к триггеру 8) положении.
I I I. Противофазная память. Формирующие триггеры 8 и 4 находятся во взаимопротивофазных состояниях. Напряжение на выходе сумматора равно нулю. Различающие триггеры
1 и 2 находятся в положении «блокировка».
1V. Противофазная фиксация. Формирующие триггеры 8 и 4 находятся во взаимопротивофазных состояниях и напряжение на выходе сумматора 10 (т. е. на выходе дискриминатора) равно нулю. Это состояние отличается от состояния III тем, что различающий триггер 2 находится в положении разрешено, характеризующемся тем, что напряжение с выходов триггера 4 поступают через соответствующие элементы 9 на входы триггера 3 и фиксируют его в противофазном (по отношению к триггеру 4) положении.
Частотно-фазовый дискриминатор, содержа10 щий источник эталонной частоты, первый различающий триггер и два формирующих триггера, соединенных через логические элементы
«И» с различающим триггером и подключенных ко входам сумматора, отлачающийся тем
15 что, с целью исключения гистерезиса по часто те и уменьшения скважности выходных импульсов, он содержит второй различающий триггер и две дифференцирующие цепи, причем один вход второго различающего триггера
20 подключен к источнику эталонной частоты, второй вход через дифференцирующую цепь соединен с выходами одного формирующего триггера, а выход — через логические элементы
«И» подключен к выходам второго формирую25 щего триггера и через вторую дифференцирующую цепь соединен со входом первого различающего триггера.
