Цифровой измеритель частоты и фазы электрических колебаний

375575

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 08.ll.1971 (№ 1617985/18-10) с присоединением заявки №

Приоритет

Опубликовано 23.III.1973. Бюллетень № 16

Дата опубликования описания 28У1.1973

М. Кл. G Olr 23/10

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 621.317.761 (088.8) Авторы изобретения

Э. К. Шахов, E. Ф. Трифонов, В. Ф. Тарасов, А. А. Мельников и В. В. Метальников

Заявитель

ЦИФРОВОЙ ИЗМЕРИТЕЛЪ ЧАСТОТЫ И ФАЗЫ

ЭЛЕКТРИЧЕСКИХ КОЛЕБАНИЙ

Изобретение относится к области электроизмерительной техники и может быть использовано для упрощения конструкции частотомеров-фазометров.

Известный цифровой измеритель частоты и фазы электрических колебаний, содержащий схему сравнения, распределитель, триггерный регистр, ключи, схему собирания, счетчик и делитель частоты, характеризуется усложненной схемой сравнения. Предложенный измеритель снабжен у правляющим триггером и ключом, сигнальный вход которого соединен с выходом схемы собирания, выход — с входом делителя частоты, а управляющий вход— с выходом управляющего триггера, первый вход которого подключен к выходу распределителя, а второй — к входному зажиму опорного сигнала, причем установочные входы делителя частоты и счетчика связаны с входной цепью измеряемого сигнала.

Благодаря такому выполнению измерителя упрощается его схема сравнения.

На чертеже показана блок-схема измерителя.

Измеритель содержит схему 1 сравнения, выполненную в виде триггера с установочными входами, распределитель 2, управляемые ключи 8, 4 и б, триггерный регистр б, счетчик 7, схему 8 собирания, делитель 9, управляющий триггер 10 и генератор 11 образцовой частоты. На вход 12 поступают импульсы измеряемой частоты /„и фазы cp„, на вход

18 — опорный сигнал f той же частоты, используемый при измерении фазы.

Устройство работает следующим образом.

На вход 18 счетчика 7 поступают импульсы образцовой частоты /о, с его выходов — на входы ключей 4, причем на вход ключа 4 и-го старшего разряда подается сигнал с частотой, 10 равной f,/, (n — 1)-го разряда —,f,/ (n — 2)-го разряда — f,/ è т. д. Частота импульсов на входе ключа 4 первого разряда равна fa/ .

На другой вход ключа 4 поступают сигна15 лы с выходов регистра б. Положению «1» триггера регистра б соответствует открытое состояние ключа 4, положению «О» — закрытое.

На вход 12 поступают импульсы измеряе20 мой частоты f„, каждый из них устанавливает триггер схемы 1 сравнения в исходное состояние, делитель 9 в нулевое положение, а в счетчик 7 переписывает обратный код регистра б. Эти импульсы также поступают на

25 вход распределителя 2, поочередно от старшего к младшему разряду открывающего ключи 8 и управляющего положением триггеров регистра.

Цикл измерения начинается с того момента, ЗО когда один из импульсов измеряемой часто5

65

3 ты, пройдя через распределитель 2, устанавливает триггер старшего и-го разряда регистра б в положение «1». Этот же импульс открывает ключ 8 ддаанннноогго о ррааззрряяддаа, устанавливает остальные триггеры регистра в положение «О», а управляющий триггер 10 в начальное положение, которому соответствует открытое состояние ключа 5. При этом оказывается открытым ключ 4 старшего разряда, Импульсы со счетчика 7 с частотой, равной

fo/, через ключ 4 этого разряда, схему 8 собирания и открытый ключ 5 поступают на вход делителя 9. Период следования импульсов на входе делителя 9 неравномерный, и делитель

9 уменьшает эту неравномерность.

Так как в счетчик импульсом измеряемой частоты записан обратный код регистра, то следующий за ним импульс образцовой частоты, появляется на выходе ключа 4, а, следовательно, и на входе делителя 9. Но делитель 9 тем же импульсом измеряемой частоты установлен в нулевое положение, поэтому первый импульс на выходе делителя 9 появляется через время, равное К Т„где К— коэффициент деления делителя 9, а Т,— период сигнала с выхода схемы собирания.

Таким образом, переписывая импульсом измеряемой частоты в счетчик 7 обратный код регистра б и устанавливая этим же импульсом делитель 9 в нулевое положение, удается сфазировать начала периодов измеряемого и компенсируемого (на выходе делителя 9) сигналов.

Если период измеряемого сигнала больше периода компенсирующего, то импульс с выхода делителя 9 (импульс конца периода компенсирующего сигнала) изменяет состояние триггера схемы сравнения. При этом на выходе последнего возникает сигнал, который, пройдя через ранее открытый ключ 3 старшего разряда, устанавливает триггер этого разряда регистра б в положение «О».

В случае, если период измеряемого сигнала меньше периода компенсирующего сигнала, то импульс с выхода делителя 9 не появляется, триггер схемы 1 сравнения и триггер старшего разряда регистра б остаются в прежнем положении. Следующий импульс измеряемой частоты, пройдя через распределитель в положение «1» открывает ключ 8 этого разряда, при этом оказывается открытым ключ 4 (n — 1) -го разряда.

Если триггер старшего разряда регистра б находится в положении «1», то на входах схемы 8 собирания появляются две последовательности импульсов с выходов ключей 4 старшего и (n — 1)-го разрядов, частота которых равна f,/2 и f,/4 соответственно, на выходе этой схемы присутствует сигнал, частота которого равна сумме частот этих последоваfo fo тельностей, т. е. + = 1,.

2 4 4

Если триггер старшего разряда регистра б находится в положении «О», то на выходе схемы собирания появляется только одна последовательность импульсов, частота которой равна f

Далее аналогично описанному выше происходит сравнение периодов измеряемого и компенсирующего сигналов и определение положения (и — 1)-го разряда регистра б, затем (n — 2)-го разряда и т. д. до определения положения триггера первого разряда. На этом процесс измерения частоты /„заканчивается.

Таким образом, на измерение частоты f затрачивается время, равное и периодам измеряемого сигнала, где n — число разрядов регистра б.

3а время следующего (и+-1) -ro периода сигнала измеряется угол фазового сдвига его относительно опорного сигнала f„ такой же частоты. В предшествующие и тактов установлено равенство измеряемой и компенсирующей частот. Следующий (и-+1)-й импульс сигнала f, пройдя через распределитель 2, открывает вход управляющего триггера 10 для сигнала /„и осуществляет так же, как и ранее начальные установки делителя 9 и счетчика 7, тем самым фазируя начала периодов этих сигналов. Первый импульс сигнала появившийся на входе управляющего триггера 10 после импульса сигнала j„, закрывает ключ 5. 3а время йр между (и+1)-м импульсом сигнала /„и первым импульсом сигнала f„a делитель 9 поступает N импульt сов, причем Ф= — . т„

Нотаккак Т,=, то N=, К, т„ 1у к тх где T — период сигнала на входе делителя 9;

Т„ — период сигнала на выходе делителя, равный периоду измеряемого сигнала f; К— коэффициент деления делителя 9.

Из последнего выражения видно, что код делителя 9 к концу интервала времени ty равен значению угла фазового сдвига сигнала

f„относительно опорного сигнала /„, если значение коэффициента деления К равно

3,6 10m, где m — целое число, выбираемое из условия получения заданной точности измерения.

На этом цикл измерения частоты и угла фазового сдвига заканчивается. С приходом следующего импульса измеряемой частоты вновь триггер старшего разряда регистра б устанавливается в положение «1», остальные триггеры в положение «О», управляющий триггер 10 — в начальное положение, и начинается новый цикл измерения частоты и фазы сигнала f„.

Предмет изобретения

Цифровой измеритель частоты и фазы электрических колебаний, содержащий схему

375575

Составитель Л. Устинова

Редактор Т. Рыбалова Техред 3. Тараненко Корректор Е. Талалаева

Заказ 1719у1 Изд. № 1436 Тираж 755 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 сравнения, распределитель, триггерный регистр, ключи, схему собирания, счетчик и делитель частоты, отличающийся тем, что, с целью упрощения схемы сравнения, он снабжен управляющим триггером и ключом, сигнальный вход которого соединен с выходом схемы собирания, выход — с входом делителя частоты, а управляющий вход — с выходом упра|вляющего триггера, первый вход которого подключен к выходу распределителя, а второй — к входному зажиму опорного сигнала, 5 причем установочные входы делителя частоты и счетчика связаны с входной цепью измеряемого сигнала.