Устройство для изменения периодов следования

ОПИСАНИЕ

ИЗОЬРИтИНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Рвссублин

Зависимое от авт. свидетельства №

М. Кл. H (хЗМ 5/156

Заявлено 261.1971 (№ 161821)/26-9) с присоединением заявки №

Приоритет

Опубликовано 01Л11.1973. Бюллетень № 13

Дата опубликования описания 17Х.1973

Комитет ос ревою изобретений и открытий ори Совете Министров

СССР

УДК 621Д74.4(088.8) Автор изобретения

М. Г. Зискин

Заявитель

УСТРОЙСТВО ДЛЯ ИЗМЕНЕНИЯ ПЕРИОДОВ СЛЕДОВАНИЯ

ИМПУЛЬСОВ

Изобретение относится IK области радиотехники, в частности к импульсной технике.

Известны устройства для изменения периодов следования импульсов, содержащие делитель эталонной частоты, схемы совпадения и счетчик — регистр памяти, которые .позволяют получать сигнал с периодом следования импульсов, изменяющимся тсо ступенчато-пилообразному закону. Си гнал на выходе таких устройств представляет собой последовательность импульсов, каждый последующий период которой отличается от предыдущего на время, равное периоду сигнала, поступающего на вход устройства. Периоды следования импульсов на выходе известных устройств изменяются от величины, равной периоду входных импульсов, до величины, равной произведению периода входных импульсов на ем кость делителя эталонной частоты.

Недостатком известных устройств является то, что они формируют сигнал с .несимметричным законом изменения периодов следования выходных им пульсов.

Цель изобретения — создание устройства, позволяющего осуществлять изменение периодов следования им пульсов по симметричному закону.

В предлагаемое устройство дополнительно введены схемы «И», «ИЛИ» и триггер знака, вход котораго соединен с выходом счетчика— регистра памяти, а выход каждого из триггеров счетчика — регистра памяти подключен к первому входу соответствующей схемы «И», вторые входы схемы «И» соединены с выходами триггера знака, причем схемы «И», подключенные к выходам одного и того же i-го триггера счетчика — регистра памяти, соединены с разными выходами триггера знака, а выходы этих схем «И» через схему «ИЛИ» сое10 динены с установочным входом i-го триггера делителя эталонной частоты, где / = 1, 2, 3,..., n.

На фиг. 1 изображена схема описываемого устройства; на фиг. 2 — то же, при n = 2.

Делитель 1 эталонной частоты содер>кит последовательно включенные триггеры 2,, 2,,..., 2 со счетными входами, а счетчик— регистр 8 памяти состоит из последовательно включенных триггеров 4>, 42,..., 4„со счетны20 ми входами. Выход счетчика — регистра памяти соединен со счетным входом триггера 5 зпа,ка.

Каждый выход каждого триггера счетчика— регистра:памяти подключен ко входу собственной схемы «И».

Левые выходы триггеров 4, 4,..., 4„соединены со входами четных схем «И» (6з, 6,..., 6), правые выходы трипгеров 4„4з,..., 4„ соединены со входами нечетных схем «И»

30 (6ь 6з,, 6„) 372667

Левый выход триггера 5 знака соединен со вторыми входами четных схем «И» (6>, 64,..., 6), а правый — со вторыми входами нечетных схем «И» (б„бз,..., 6„) .

Выход делителя 1 эталонной частоты соединен: со входом счетчика — регистра 8 памяти и с третьими входами всех схем «И» (6, бь б, 63 б,„). Выход схем «И» (б и 6 ), входы которых соединены с триггером 4 счетчика — регистра памяти, через схему «ИЛИ» 7> соединены с установочным входом три пгера 2> делителя эталонной частоты; выходы схем «И» (6> и 64), входы которых соединены с триггером 4 счетчика — регистра .памяти, через схе.му «ИЛИ» 7 соединены с установочным входом триггера 2> делителя эталонной частоты, и т. д. В общем случае выходы, схем «И», входы которьп соединены с выходами i-го триггера счетчика — регистра памяти, через схему

«ИЛИ» подключены ас установочному входу

i-го триггера делителя эталонной частоты.

Работает устройство следующим образом.

Для упрощения предположим, что и = 2, а вообще и может быть любым целым положительным числом. Пусть в начальный момент триггеры 2ь 2>, 4, 4> и 5 находятся в нулевых состояниях.

Входной сигнал эталонной частоты с периодом Т следования импульсов поступает на вход делителя эталонной частоты. Четные схемы «И» (б, и 64) подготовлены трипге ром 5 знака для пропускания сигнала, а нечетные схемы «И» (б и б ) не подготовлены для пропускания сигнала.

iHa выходе делителя эталонной частоты в момент его .переполнения появляется импульс, т. е. через 2" периода входного сигнала. Первый период выходного сигнала равен 2" Т =

= 2> Т = 4Т. Импульс с выхода делителя эталонной частоты, появившийся через период

4Т, поступает на вход счетчика — регистра памяти и на входы схем «И» (6 — 64)

Счетчик — регистр, памяти изменит свое состояние на единицу. Если ранее состояние счетчика — регистра памяти по левым коллекторам было (00), то теперь оно равно 10. В результате толыко на выходе. одной схемы «И>

6 появится сигнал, который через схему

«ИЛИ» 7 поступит .на установочный вход триггера 2 и та ким образом изменит состояние делителя эталонной частоты на единицу, т. е. до прихода очередного импульса на вход устройства в делителе 1 будет зарегистрировано состояние «единица» (10), и, следовательно, импульс переполнения делителя 1 на его выходе появится через период (2" — 1) Т =

= 3T. Этот импульс вновь посту пает на вход счетчика — регистра памяти и на входы схем

«И» (6,— 64).

После этого состояние счетчика — регистра памяти опять изменится .на единицу. В нем теперь будет за фиксировано число «два» (01).

Импульс с выхода делителя 1 через схему «И»

64, схему «ИЛИ» 7,произведет запись «единицы» в триггер 2, т. е. до прихода очередного

50 импульса на вход устройства в делителе 1 будет за писано число «два» (01), и, следовательно, импульс переполнения делителя появится па его выходе через период (2" — 2) T = 2Т.

В результате следующего цикла работы к моменту прихода очередного импульса на вход делителя в нем будет зафиксировано число

«три» (11), и импульс на выходе устройства появится через период, равный (2" — 3) Т = Т.

К этому времени на вход счетчика †регистра памяти поступит число импульсов, равное его емкости (четыре импульса), и на выходе счетчика — регистра памяти появится сигнал его переполнения, который, поступая на счетный вход трипгера 5 знака, меняет его состояние на противаположное. После опрокидывания трипгера 5 зна ка нечетные схемы «И» (б и бз) подтотавливаются для пропускания сигналов, а четные схемы «И» (бг и б ), которые ранее были подготовлены для пропускания сигналов, не смогут их пропускать. К этому же времени, т. е. после формирования периода между выходными импульсами, равного Т, в счетчике — регистре памяти будет зафиксировано на левых выходах триггеров число (00), однако левые выходы триггеров теперь не участвуют в работе, так как схемы «И» (б и

64) не под готовлены для пропускания сигналов.

На правых вых одах триггеров 4 и 4 соответственно будет зафиксировано число «три» (11), т. е. до прихода, очереднсго импульса на вход устройства через схемы «И» (6> и бз), схемы «ИЛИ» (7 и 7 ) в делителе 1 будет записано число «три» (11), т. е. импульс переполнения делителя:появится через период (j2n 3).Т = Т.

Импульс с выхода делителя 1 поступит на вход счетчика — регистра памяти и на вход схем «И» (6 — 64). После чего состояние счетчика — регистра памяти вновь изменится на единицу. На правых выходах трипгеров 4 и 4 будет за регистрировано число «два» (01), это число «два» через схему «И» бз, схему «ИЛИ»

7> будет переписано в делитель 1. Импульс на выходе устройства появится через период (2" — 2) ° Т = 2Т, и т. д.

Таким образом, получается симметричный закон изменения периодов следования выходных импульсов.

Предмет изобретения

Устройство для изменения периодов следования импульсов, содержащее делитель эталонной частоты, состоящий из триггеров, счетчи к — регистр памяти, схемы «И», отличающееся тем, что, с целью получения симметричного закона изменения .периодов следования импульсов, в состав устройства дополнительно введены схемы «И», «ИЛИ» и триггер знака, вход которого соединен с выходом счетчика— регистра памяти, а выход каждого из три ггеров счетчика — регистра памяти подключен к первому входу соответствующей схемы «И», 372667

Фиг f

Фиг 2

Составитель С. Лукинская

Редактор Л. Жаворонкова Техред Л. Грачева Корректор Л. Царькова

Заказ 1363/12 Изд. № 288 Тираж 780 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 вторыс входы схем «И» соединены с выходами тритгера знака, причем схемы «И», подключенные к выходам одно го и тога хке i-то триггера счетчика — регистра памяти, соединены с разными выходами триггера знака, а выходы этих схем «И» через схему «ИЛИ» соединены с установочным входом -го триггера делителя эталонной частоты, где i = 1, 2, 3,..., и.