Устройство для управления блоком передачи двоичных сигналов в электронной системе

 

I

Р

О П И С А Н И Е 363267

ИЗОБРЕТЕНИЯ

Союз советскик

Социалистических

Республик

К ПАТЕНТУ

Зависимый от патента №

М. Кл. Н 04m 3/60

Заявлено 06.!.1970 (№ 1 394575/26-9)

Приоритет 08.1.1969, 185/69, Швеция комитет по делвтв изобретений и открытий при Совете Министров

СССР

УДК 621.395.6(088.8) Опубликовано 20.XII.1972. Бюллетень № 3 за 1973

Дата опубликования описания 27.11.1973

Автор изобретения

Иностранец

Геран Андерс Хенрик Хемдал (Швеция) Иностранная фирма

«Телефонактиеболагет Л. М. Эрикссон> (Швеция) Заявитель

УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ БЛОКОМ ПЕРЕДАЧИ

ДВОИЧНЫХ СИГНАЛОВ В ЭЛЕКТРОННОЙ СИСТЕМЕ

ТЕЛ ЕСВЯЗИ

Изобретение относится к устройствам контроля работы аппаратов, передающих дискретные импульсы в электронной системе телесвязи.

Известные устройства для у правления блоком передачи двоичных сигналов в электронной системе телесвязи, в котором длительность импульсных сигналов, так же как и длительность интервалов между. ними, состоит из ряда периодов определенной частоты, характеризуются громоздкостью аппаратуры запоминания при передаче большого количества информации, а следовательно, зависимостью от от графика работы.

В предлагаемое устройство, с целью уменьшения требуемой емкости накопления при независимости ее от графика работы, включен ряд буферных узлов, состоящих из ячеек памяти адрссов, выходные цепи которых подсоединены ко входам блоков передачи двоичных сигналов, причем указанные выходные цепи дополнительно соединены со счетным узлом, связанным, в свою очередь, по цепям управления с синхронизирующим регистром и развертывающим узлом.

На чертеже представлена схема предлагаемого устройства.

В случае, когда устройство начинает передавать цифру номера, информация оо идено тнчности усгройства находится в счетчике 1, и информация относительно числя импульсов и интервалов между ними, соответствующего цифре, — в счетчике 2. Переключа1ощ и рс5 гистр 8 снабжен последовательно переклю гающимнся выводами, соединенными с рядом буферных элементов 4. В устройстве им ветс» также счетчик 5 Таймера.

Буферный элемент 4 состоит из ряда элс10 ментов 6, 6, 6 памяти, адресная информация которых может быть зарегистрирована устройствами 7, 7, в которых образуется информация о данной цифре номера. Через схемы 8, 8, 8" совпадения накопленная адресная нн15 формация переключается на определенный выход декодирующего устройства 9, Регистрация адресной информации в различных элементах (ячейках) памяти контролируется счетчиком 10, который через второе декоди20 рующее устройство 11 соединен со схемами

8 — 8" совпадения так, что обеспечнваетс» последовательное открытие этих ex(.ì. Буферныи элемент 4 имеет счетчик 12, которыи 1ы1ждый момент показывает, сколько еще нмпуль25 сов и интервалов между ними следует послать, а также считает импульсы, поступающие от схемы 18 сравне|шя, которая имеет вход, соединенный со счетчиком 5 Таймера через схему 14 совпадения, н второй вход, сос363267

3 диненный со счетчиком 15 времени, причем схема 18 сравнения выдает сигнал, когда сигналы на ее входе оказываются равными. Выход схемы 18 сравнения соединен с двумя схемами 16 и 17 совпадений, причем второй вход схемы 16 совпадения соединен с последним дискретным входом счетчика 12, а второй вход схемы 17 совпадения соединен аналогично.

Выходы схем 16 и 17 совпадения соединены со схемами 18 — 18 и 19 — 19 совпадений соответственно, причем их второй вход соединен с выходом декодирующего устройства 9.

Выходы схем 19 — 19 совпадения соединены с переключающими входами двоичной опрокидывающейся схемы 20 — 20, выходы которой соединены с соответствующими устройствами

7 — 7, передающими цифры номера, в то время, как выходы схем 19 — 19 совпадения соединены с входами возврата в исходное положение соответствующих опрокидывающихся схем 20 20 . Далее выход схемы 16 совпадений соединен с первым шаговым входом счетчика 15 времени, а выход схемы 17 совпадений — со вторым шаговым входом счетчика

15 времени. Эти импульсы дают возможность передать ряд импульсов, подаваемых счетчиком 5 Таймера, соответствующих импульсу и интервалу, например, если период передвижения вперед счетчика 5 Таймера равняется

20 м/сек, длина импульса — 60 м/сек, а длина интервала — 40 м/сек, счетчик 5 Таймера продвигается вперед на три шага от первого шагового входа и на два шага — от второго. Это означает, что счетчик 12 будет отсчитывать интервалы поочередно величиной в 60 м/сек и 40 л/сек. Когда счетчик 12 сбрасывает счет до нуля, подключается обратный выход схемы 21 пропускапия, выходы которой соединены с выходом счетчика 12, благодаря чему схема 14 совпадения блокируется, и прекращается отсчет импульсного счетчика.

Предположим, что цифровая информация дслжна быть послана в счетчик 1. Сумма импульсов и интервалов, составляющая эту цифру, увеличенная на 1, находится в счетчике 2, а адрес — в счетчике 1. Величина, отмеченная счетчиком 2, посылается по одному входу схемы 22 сравнения. Далее переключение переключающего регистра 8 начинается со ступени 28, причем эта ступень имеет выход, соединенный с буферным элементом (на чертеже и» показан), благодаря чему буферные элементы 4 это воспроизводят. Следует отметить, что скорость процесса воспроизведения значительно выше скорости цифрового импульса.

Во время подключения выхода ступени 24, величина, находившаяся в счетчике 12, передается через схему 25 совпадения на второй вход схемы 22 сравнения, если счетчик 10 не показывает, что все ячейки 6 — 6" заняты. Это означает, что подключается обратный вход схемы 25 совпадения. Если величина в счетчике 12 импульсов совпадает с величиной в счетчике 2, что может случиться, если счетчик

4

12 импульсов дает показания от 10, приходит выходной сигнал схемы 22 сравнения, который открывает схему 26 совпадения. В результате содержание счетчика 1 через схему

2G совпадения и схему 27 совпадения, открытую переключающим регистром 8, передается по одному входу схем 8 — 8" совпадений. Таким образом, цифра 5 будет передана из счетчика 1.

Если в схеме 22 сравнения не достигается равенство, продвижение переключающего регистра (на чертеже не показан),продолжается, поскольку, если равенство не было достигнуто при воспроизведении всех элементов 28, переключение переключающего регистра продолжается. В этом случае, подключаются элементы 29 — 29", соединенные с буферным элемснтом 4 (показапо на примере элемента 29).

Как видно из чертежа, элемент 29 соединен с одним входом схемы 80 совпадения, второй вход которой соединен с выходом схемы 21 пропускания, Этот выход открывается, когда с .етчик 10 импульсов показывает нуль. В таком случае переключение переключающего регистра прерывается, а схема 80 совпадения открывается, вследствие чего содержание счетчика 2 передается счетчику 12 через схему 81 совпадения, а содержание счетчика 1 остается в элементе б памяти, так как схемы 82 и 8 совпадения открыты, а счетчик 10 установлен и» нуле через схему 21 пропускания. С выхода схемы 81 совпадения поступает сигнал, который открывает схему 88 совпадения, благодаря чему величина, r;aêoäÿùàÿñÿ в схеме

22 сравнения, передается в счетчик 15 времени. Если счетчп < 10 не устанавливается на нуль, переключение переключающего регистра (на чертеже не показан) происходит до тех пор, пока не находится счетчик, установленный на нуль. Если этого опять не происходит, переключаю ций регистр начинает переключать вновь через 20 м/сек, вследствие чего счетчик может получить величину, соответствующую величине счетчика 2, либо устанавливается на нуле.

Предмет изобретения

Устройство для управления блоком передачи двоичных сигналов в электронной системе телесвязи, в котором длительность импульсных сигналов, так же как и длительность интервалов между ними, состоиT из ряда периодов определенной частоты, отличающееся тем, что, с целью уменьшения требуемой емкости накопления при независимости ее от графика работы, в него включен ряд буферных узлов, состоящих из ячеек памяти адресов, выходные цепи которых подсоединены ко входам блоков передачи двоичных сигналов, причем указанные выходные цепи дополнительно соединены со счетным узлом, связанным по цепям управления с синхронизирующим регистром и развертывающим узлом.

363267

Редактор А. Батыгин

Заказ 268/16 Изд. № 60 Тираж 404 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4!5

Типография, пр. Сапунова, 2

Составитель Ю. Еркин

Техред Т. Курилко

Корректоры: С. Сатагулова и E. Сапунова

Устройство для управления блоком передачи двоичных сигналов в электронной системе Устройство для управления блоком передачи двоичных сигналов в электронной системе Устройство для управления блоком передачи двоичных сигналов в электронной системе 

 

Наверх