Устройство для селекции сигиалов по форме

О П И C А Н И Е 350l53

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советски((Социалистнческнк

Республик

Зависимое от авт. свидетельства ¹

Заявлено 30.Х11.1969 (№ 1390231/26-9) М. Кл. Н 03k 5j20 с присоединением заявки №

Приоритет

Опубликовано 04.1Х.1972. Бюллетень ¹ 26

Дата опубликования описания 19.IХ.1972

Комитет по делам изобретений н открв(тнй прн Совете Министров

СССР

УДК 621391 837 84 (088.8) Автор изобретения С. И. Митюшев

Заявитель Уральский электромеханический институт инженеров железнодорожного транспорта

УСТРОЙСТВО ДЛЯ СЕЛЕКЦИИ СИГНАЛОВ ПО ФОРМЕ

Известны устройства селекции сигналов по форме, основанные на сравнении поступающих сигналов с эталонным и содержащие фильтр нижних частот, линию задержки с отводами, блок умножения, блок вычитания, блок суммирования, блок детектирования и индикатор нуля напряжения.

H(JI ь изобретения — обеспечить инва ри антность относительно амплитуды сигнала и времени его поступления.

Это достигается тем, что отводы линии задержки устройства полключены ко вторым входам блока вычитания, к первым входам которого подключены выходы блока умножения.

При этом выходы блока вычитания через блок детектирования подключены к блоку суммирования, выход которого подключен ко входу индикатора нуля напряжения.

На чертеже приведена блок-схема устройства.

Устройство содержит фильтр нижних частот 1, имеющий частоту среза,=Fm, I m— максимальная частота спектра сигнала): линию задержки 2 с и отводами (время задерж1 ки между соседними отводами М= ); схе2Fm мы умножения 8, осуществляющие умножение дискретных значений напряжения эталонного сигнала U,; íà k(t); (k(t) — периодическая функция времени), схемы вычитания 4, подключс1шыс левыми входами к соответствующим отводам л(шип задержки; схемы перехода к модулю 5, осуществляющие ликвидацию знака разности напряжений, поступающих на нх входы; с;(му суммирования б, осуществляющую суммир(1ванис модулей отклонений; индикатор нуля напряжения 7, фиксирующий ..омент времени, когда на его входе напряжение принпмаст s»a eII«e, равное нулю (и р а к т н ч с с к и — б л и з к О с 1 I l )(1 Io ) .

10 Сигнал, поступающий «а вход схемы, проходит фильтр IIижних частот 1, где подавляются составляющие с частотами выше Fm.

При про.,o (czcIIIIII сигнала вдоль линии задержки 2, напряжсчшя на ее отводах равны

15 дискретным значениям этого сигнала отсчитываемым через пнтсрвалы времени ЛЕ. При поступленш1 сигнала, точно совпадающего по форме с эталонным, но отличающегося по амплитуде в А раз, напряжения на отводах в

20 момент совпадения его фазы с фазой эталонного сигнала, равны У,(=А. U,;. Эти напряжения поступают 11а левые входы схем вычита1шя 4. Иа правые входы этих схем поступают пульсиру1о(цнс дискретные значения эта25 лонного сигнала, равные произведению

I2(t) . Ug;. В момент, почти совпадающий с Моментом совпадсш1я фаз, когда k(t) =А, на выходах схем ."-ычнтання -:; разпостные напряжения равны нулю, равно нулю и напряже30 ние на входе нндикатора нуля 7, который фиксирует поступ,пен11е Ожидаемого сигнала.

Составитель А. Мермаи

Техред Л. Куклина

Редактор Л. Мазуроиок

Корректор T. Китаева

Заказ 3025/12 Изд. ¹ 1266 Тираж 406 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4)5

Типографии, пр, Сапунова, 2

При поступлении сигнала, не совпадающего по форме с эталонным, или отсутствии сигналов на входе схемы разностные напряжения на некоторых схемах вычитания 4 не равны нулю и могут иметь различные знаки. Эти напряжения в схемах перехода к модулю приводятся к одному знаку, например, схемой двухполупериодного выпрямления и поступают на схему суммирования б. Суммарное напряжение поступает на вход индикатора нуля напряжения 7, и сигналы не фиксируются.

Предмет изобретения

Устройство для селекции сигналов по форме, основанное на сравнении поступающих сигналов с эталонным, содержащее фильтр нижних частот, линию задержки с отводами, блок умножения, блок вычитания, блок суммирования, блок детектирования, индикатор нуля напряжения, отличаюи4ееся тем, что, с целью обеспечения инвариантности относительно амплитуды сигнала и времени его поступления, отводы линии задержки подключены ко вторым входам блока вычитания, к первым входам которого подключены выходы блока умножения, при этом выходы блока вычитания через блок детектирования подключены к блоку суммирования, выход которого подключен ко входу индикатора нуля напряжения.