Устройство для преобразования сигнала в двоичный код

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

И ЗОБРЕТЕ Н ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт, свидетельства ¹â€”

Заявлено 08.1.1971 (№ 1612861/26-9) с присоединением заявки №вЂ”

Приоритет—

Опубликовано 10Х!11.1972. Бюллетень ¹ 24

Дата опубликования описания 25.IX.1972

M. Кл. Н 03k 13! 02

Комитет лв делам ттвооретений и втирытий ори Совете Министров

СССР

УДК 681.325.3(088.8) авторы изобрегения

Ю. В. Буртаев, А. В. Вьюгин и А. И. Тихопой

Заявитель

УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ СИГНАЛА

В ДВОИЧНЫЙ КОД

Изобретение относится к области вычислительной техники.

Известно устройство для преобразования сигнала в двоичный код, содержащее логическое устройство, усилитель напряжения, ячейки памяти.

Цель изобретения — повышение надежности устройства и уменьшение его веса и габаритов

Это достигается тем, что в каждый двоичный разряд добавлен трансфлюксор, обмотка записи которого соединена с логическим блоком и выходом усилителя, а входы усилителя — с обмотками снятия «О» и «1» предыдущего разряда, причем обмотка снятия «1» подключена к ячейке памяти.

На фиг. 1 изображена блок-схема устройства, на фиг. 2 — .принципиальная электрическая схема одного каскада устройства; на фиг. 3 — временные диаграммы подачи импульсов в обмотки трансфлюксора.

Устройство содержит и трансфлюксоров

1, логическое устройство 2. усилители 8 напряжения с коэффициентом усиления, равным двум, ячейки 4 памяти (фиг. 1). Каждый трансфлюксор 1 имеет обмотку 5 для приведения в исходное состояние и записи сигнала, обмотку б считывания, обмотку 7 снятия сигнала «О», обмотку 8 снятия сигнала «1» (фиг. 2).

Перед подачей сигнала i,„„„(ôèã. 3, б) в обмотку 5, трансфлюксор переводится в исходное состояние подачей мощного импульса (фиг. З,в) в ту же обмотку, но другой

5 полярности по сравнению с сигналом

При подаче входного сигнала i,„„„ в первый каскад (старший разряд двоичного кода) в зависимости от вели вины входного сигнала происходит перемагнпчивание части

10 внутреннего кольца или всего внутреннего и части внешнего кольца трансфлюксора, причем максималы10 Возможный входной сигнал не должен перемагнпчпвать оба кольца трансфлюксора полностью.

I5 Часть внутреннего кольца нлп при большом сигнале все внутреннее н часть внешнего кольца трансфлюксора перемагничнваются пропорционально входному сигналуПри перемагнпчпвании всего внутреннего и части внешнего кольца трансфлюксора в обмотку б счить. валия поступает 1.мпульс считывания i,,„(ôèã, З,в). B обмотке 8 наводится э. д. с., величина которой пропорциональна площади перемагниченного внешнего

25 кольца трансфлюксора. Сигнал, снимаемый с обмотки 8 (фиг. 3, г), через усилитель 8 подается в обмотку 5 записи следующего каскада (следующего двоичного разряда). Если имеется сигнал с обмотки 8, то в старший разряд двоичного кода записывается едпни347907 ца. Затем поступает импульс приведения трап сфлюксора 1 в исходное состояние (фиг. 3, a), этот каскад, готов к приему следующего сигналаi,„,. (фиг. З,б).

В случае перемагничивання только части внутреннего кольца трансфлюксора при подаче в обмотку б импульса считывания в оомотке 8 э. д с. не наводится. В старший разряд двоичного кода записывается нуль. Далее подается импульс приведения трансфлюксора в исходное состояние и в обмотке 7 наводится э. д. с., пропорциональная площади перемагниченного внутреннего кольца. Сигнал, снимаемый с обмотки 7 (фиг. З,д), через усилитель 8 проходит в обмотку записи следующего каскада (следующего двоичного

ip аз ряда) .

Процессы в следующем каскаде проводят совершенно аналогично, и это повторяют вплоть до младшего разряда двоичного кода.

После этого устройство готово к новому циклу преобразования сигнала в двоичный код.

Предмет изооретения

Устройство для преобразования сигнала в двоичный код, содержащее логическое устройство, усилитель напряжения, ячейки памяти, отличающееся тем, что, с целью увеличения надежности устройства и уменьшения его веса и габаритов, в каждый двоичный разряд добавлен трансфлюксор, обмотка записи которого соединена с логическим блоком и выходом усилителя, а входы усилителя соединены с обмотками снятия «0» и «1» предыдущего разряда, причем обмотка снятия «1» подключена к ячейке памяти.

347907

Фиг. Г

<иск

<сиаи

4счию

С1и:- 5

<останцт ..., А. Гороачев

Техред T. Курилко

Корректор Е. Усова

I едактор И. Грузова

Тип. Харьк. фил. пред. «Патент»

Заказ ЗНЗ!1550 Изд. X 1119 T»?ëæ 405 Подписное

ЦНИИПИ Комитета по делам изобретений: » открытий при Созе-.е .Министров CCC?

Москва, Ж-35, Раушская наб., д. 4/5