Устройство для записи-считывания

ОГ1ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

345 5I7

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

М, Кл, G 1 Iс 7/00

Заявлено 24. IX.1970 (Ме 1480590/18-24) с присоединением заявки №

Приоритет

Опубликовано 14.VII.1972. Бюллетень № 22

Дата опубликования описания 23Х111.1972

Комитет по делам изобретеиий и открытий при Совете Мииистров

СССР

УДК 681.327.66(088,8) Авторы изобретения

В. И. Андрианов, Л. И. Бердников, Г. Ф. Васильев, В. С. Иванов и А. В. Леонтьев

Заявитель

УСТРОЙСТВО ДЛЯ ЗАПИСИ-СЧИТЬ1ВАНИЯ

Изобретение относится к области вычислительной техники.

Известны устройства на биполярных транзисторах, например, разрядный формирователь, предназначенный для записи информации в накопитель, усилитель считывания, предназначенный для воспроизведения сигнала, считанного с накопителя.

Особенности ввода — вывода информации у накопителя на МОП-структурах определяют разрядный формирователь и усилитель считывания как самостоятельные, раздельные устройства. Запись информации в элемент памяти (триггер накопителя на МОП-структурах) осуществляется подачей сигнала с разрядного формирователя по разрядной шине на сток

МОП-транзистора плеча триггера, а считывание происходит по стоку того же МОПтранзистора. В качестве разрядного формирователя применяется схема эмиттерных повторителей на транзисторах тт — р — п и р — fz — p типов проводимостей, нагрузкой которых является межэлектродная емкость МОП-транзистора триггера — элемента памяти накопителя.

Наиболее распространенным устройством для считывания информации для накопителей на МОП-структурах является дифференциальный усилитель.

К недостаткам его следует отнести: большое количество элементов; относительно большую величину потребляемой мощности в статическом режиме; два источника напряжения; необходимость дополнительных

5 согласующих устройств для стыковки со следующим логическим модулем пз заданного класса; относительно большое время задержки сигнала.

В предлагаемом устройстве совмещены

10 функции записи и считывания; потребляемая мощность в статическом режиме по сравнению с существующими раздельными устройствами значительно ниже; уменьшено суммарное число используемых

15 источников напряжения для обоих устройств; уменьшено число используемых элсктроэлементов в блоке считывания нового устройства; не требуется согласующего устройства бло20 ка считывания с последующим логическим элементом из заданного класса.

На чертеже представлена пршщппиальная электрическая схема устройства для записисчитывания.

25 Схема содержит 4 транзистора и 1 резистор.

Транзисторы Т,(тг — p — zz) и Т (р — тг — р), выполняющие функцию записи, объединены базами в общую точку. Коллектор транзистора

Т находится под потенциалом L„>,ñòo÷íèêà

30 напряжения. Эмпттер транзистора Т, объеди345517 нен с эмиттером транзистора Т2, общая точка транзисторов Л1 соединена с разрядной шиной накопителя. Между стоком плеча триггера накопителя и разрядной шиной вкл очсн ключевой МОП-транзистор (на чертеже не пока- 5 зан, поскольку он входит как составной элемент в матрицу памяти на МОП-транзисторах). Транзисторы Т и Т, п — р — г проводимости, выполняющие функции воспроизведения и выделения считанного сигнала, coc;rrr- 10 иены эмиттсрами в общую точку, находящуюся под потенциалом общей шины источпи a напряжения. Коллектор транзистора Т, соединен с коллектором транзистора Т и базой транзистора Т:, в коллекторной цепи которого 15 включен резистор Я. Коллектор транзистора

Тз находится под потенциалом Е„,„согласующего источника напряжения, Устройство работает следующим образом.

Источник напряжения Е„„,.-,, пит",þùèé 20 транзистор Тз, выполняет рункцию согласования по сигналу выхода блока считывания с последующим логическим элементом. Источник напряжения Е„является общим для накопителя и для устройства записи — считыва- 25 ния. 3а счет того, что на базы транзисторов

Т, и Т2 в исходном режиме подается соответствующий уровень напряжения, транзистор

Т находится в закрытом состоянии, а транзисгор Т вЂ” a oTr

Элемент памяти накопителя (триггер) имеет в исходном состоянии закрытый кл очевой

МОП-транзистор, включенный между стоком плеча триггера накопителя и разрядной шиной, соединенной с эмиттерами транзисторов 35

Т и Т2.

Таким образом, в исходном состоянии через транзистор Т2 не протекает ток ни по цспи транзистора Т,, ни по цепи электроэлементов триггера накопителя, т. е. потребление 40 мощности в статическом режиме почти отсутствует. Поскольку открытый транзистор Т, включен последовательно с транзистором Т, то и он не потребляет мощности в статическом режиме. При этом транзистор Т> закрыт, так 45 как через его база — эмиттерпый переход в статическом режиме не протекает ток. В режиме записи информационной единицы в някопптсль на базы транзисторов Т и Т2 подастся импульс записи. В результате транзистор

Т2 закрывается, а транзистор Т открывается.

Через открытый транзистср Т,, открытый ключевой МОП-транзистор и электроэлементы триггера накопителя течет ток записи, приводящпй триггер в состояние, противоположное исходному (нулевому) ..

В pe>r«rare считывания ключевой МОП-транзистор также открыт. Транзисторы Т, и Т находятся в исходном состоянии. На базу транзистора Т, подастся строб, который совпадает по времени с сигналом, открывающим ключевой МОЛ-транзистор в разрядной шине, и закрывает транзистор Т .

Считанный ток протекает по цепи: шина источника напряжения Е„, открытый МОПтранзистор плеча триггера накопителя, открытый ключевой МОП-транзистор, открытый транзистор Т2, база — эмиттернын переход транзистора Т>, шина источников напряжения.

Ток, протекающий rro база-эмиттерному переходу транзистора Тз, усиливается и с его коллектора подается на вход последующего логического элемента, Поскольку считанный сигнал проходит через два транзистора Т2 и

T.„, задержка сигнала определяется только ими, тогда как в дифференциальном усилителе время задержки определялось большим числом аналогичных транзисторов.

Прсдмет изобретения

Устройство для записи-считывания, содержащее два последовательно соединенных транзистора записи, коллектор первого из которых соединен с зажимом питания, а его эмпттер — с эмиттером второго транзистора, îT ãè÷àþèieåcÿ тем, что, с целью совмещения в одном блоке функций записи и считывания и уменьшения оборудования, устройство дополнительно содержит два транзистора, один из которы.: базой подключен к коллектору второго транзистора записи и коллектором через резистор к зажиму согласующего источника напряжения, а другой включен параллельно перво»у и соединен коллектором с коллектором второго транзистора записи, Редактор Л. Утехина

Составитель В. Михеев

Техред Т. Ускова

Корректор С. Сатагулова

Заказ 2587/11 Изд. № 1146 Тираж 406 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2