Преобразователь частоты в кодвсьсо;озиля__^_ пнтш'"'"^'"'"'"'''"'^•'-.1~.

34П60

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Ссы Соеетскна

Сониалистическиа

Респтблнн

Зависимое от авт, свидетельства №

Заявлено 18.XI I.1970 (№ 1601780/26-9) с присоединением заявки Ы

Приоритет—

Опубликовано 05.71.1972. Бюллетень ¹ 18

Дата опубликования описания 27.VI.1972

Кл. H 0."1 13j20

Комитет по делам изобретений и открытий прн Сосете Министров

СССР

УДК 681.314.26(088,8) Авторы изобретения

Г. О, Паламарюк, М. Б. Никифоров и В. Н. Соломаха

Рязанский радиотехнический институт

Заявитель

ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТЫ В КОД

Изобретение относится к области вычислительной техники и может быть использова но в качестве самостоятельного узла — частотомера, в качестве входного преобразователя и!и формации для цифровых вычислительных 5 машин, а также,состаBIHofl части частотноим пульсных вычислительных устройств.

Известен преобразователь частоты в код, содержащий устройство синхронизации входных импульсов, бло к;вычитающих устройств 10 и |блок регистрирующих устройств. Работа п реобразо вателя основана на методе «1поразрядного взвешивания» входной частоты.

Целью изобретения является улучшение качества переходного процесса — устранение 15 перерегулирования.

Это достигается тем, что преобразсватель частоты в код содержит в каждом разряде преобразователя, кроме последнего,,инвертор, вход которого подключен к одному из 20 двух,выходов вычитающего уст родства, а,выход — к входу пер вой соби рател ьной |схемы и к импульсным входа м двух импульсно-inoтенциалыных схем совпа де ния. Вторые входы этих схем со впадения соеди нены с выхода- 25 ми репистрирующего триггера, а выход одной из HH?, — с входами первых собирательных схем всех последующих разрядов преобразователя. Выходы, первых собирательных схем подключены,к первым входам регистрирую- 30 щих триггеров, другой .выход вычптаю1цего устройства — к входу второй собиратель ной схемы II к пмиульсному входу третьей п мпульсно-потенциальной, схемы со впаде ния, второй вход которой соединен с выходом репистрирующего триггера, выход — с входамп вторых собирательных, схем, всех последующих разрядов преобразователя. Выходы вторых собирательных схем подсоединены к вторым,входам регистрирующих триггеров.

На чертеже показа на схема пр еобр азов ателя.

Преобразователь содержит устройство 1 синхронизации .входиых импульсов; формирователь 2 импульсо в; блок 8:.вычптающего устройства; блок 4 регистрирующих у!стройств, состоящий из регистрирующих трпггсро в 5, им пульсно-,потенциальных схем 6 и 7 совпадения, собирателыных схем 8; и н верторы 9; импульсно-,потенциальные схемы 10 и 11 совпадения; собирательные схемы 12 и 13.

Частота Г,. подается íà iaxo1? устройства 1 сиихронизации входных импульсов, в качестiBQ которого может быть использова но электронное,делительное э вено. К другому входу устройства I подводится опорная частота Fo.

Выход устройства 1 соединен с входом формиро вателя 2 импульсов, наприме р ждущим ,мультив ибраторам. Выход формирователя импульсов связан,с соответствующим .входом

341160

Fo

2 первого вычптающего устройства, блока 8 и импульсным входом импульсно-поте н циальной схемы 7 совпадения первого разряда блока 4 регистрирующих устройств. В каждоом из разрядов преобразователя, к роме последнего, один из выходо в блока 8 вычитающего устройства соединен с входом,инвертора 9, выход которого подключен к импульс ньвм входам импульсно-потенциальных схем 11 и

6 совпадения, вторыс входы которых управляют ся потенциальными выходами регистрирующсго Tprrrrepa 5, и с,входом собирательной схемы 12. Второй выход блока 3;соединен с импульсным входом импульсно- II0Tetrlциальной схемы 10 со впадения, второй IBzoz

«oTotpoH управляется потенциальным выходом регистрирующего триггера 5, и с входом со бирателыной схемы 18. Выходы импульснопотенциальных схем со впадения 10 и 11 связаны с входамп собирательных схем 12 II 18 совпадения всех последующих разрядов преобразователя, выходы которых, подключены к устано вочным входагм регистрирующих триггеров блока 4.

Выходы импульсно-потенциальных схем б, и 7 совпаде ния подсоединены к,входам собирательной схемы 8, выход которой соединен с соотlветcтвующим входом блока 8 следующего разряда преобразователя. ко второму входу IKoTopoI подводится опорная частота

F0/2, п импульсным входам импульсно-.поте нциальной схемы. 7 со впадения, второй вход которой управляется потенциальным в подом регистрирующего триггера 5. Выходы собирательных схем 12 и 13 под ключены к устано вочным входам регпстрирующих триггера в. Оба выход 1 блока 8 последнего разряда преобразователя соединены. с,входами собирательных схем 12 и 18.

При поступлении а вход устроиспва 1 частоты F,. на первом вычитающем усгройстве блока 3 прон сходит cpBIBIIOHèå частоты F,. со старшей.из опорных частот

Р„ либо F, =, 2 2

При выполнении какого-либо из этих условийй поя вляются р азностные и мпульсы на том или и нам выходе блока и, уста навлиВаЮщИЕ IB СтрОГО ОПрЕдЕЛЕноНОС COCTotHHHB СОот ветст вующий регистрирующий триггер 5 блока 4, который, в свою очередь, разрешает проходить а вход следующего разряда преобразователя через импульсно.-,потенциальные схемы б и 7 совпадения и собирательную схему 8 по следовательностям импульсов

Fo Fo

F,, — — — при F,) — — либо F, — при F,.(Зо

55 б0

Работа последующих разрядов преобразо,вателя аналогична первому. Регистрирующая часть преобразователя, таким об разом, фи исирует наличие соответствующих соста вляющих о о

2 2о,в изсмеряемой .частоте.

Импуль сно-,потенциальные,схемы 10 и 11 со в падения пропускают только те раз постные пм|пульсы, с выыходо в вычитающих устройств, которые изменяют,состояние cooTIB&TcTBующего регистрирующего триггера 5 блока 4, т. е. Illtepвые импульсы из импульсного IIIQToIKB, появляющегося Ira каждом из выходов блока

8. По я вив шис ся импульсы на выходе схе,м 10, 11 cotBIIB+eIIHH устана вли вают через собирательные схемы. 12 и 18 все регистрирующие тригте ры последующих разрядов блока 4 в состояние, противоположное тому, в которое устанавливается регистрирующий тригтер

5 старшего разряда, устраняя тем самым перерегулиро вание.

Предмет изобретения

Преобразователь частоты в код, содержащий уcTpoHIcTBQ,CHíõðoHHçàöHH,входных импульсов, соединенное через формирователь мпульсо в с входом вычитающего устpoHcTIBB старейшего разряда преобразователя, регистрирующие триггеры, импульсно-потенциальные схемы со впадения и собирающие схемы„отличаюи ийся тем, что,,с целью улуч ше ния качест ва переходного процесса — у стране ния

;перерегулпро ванпя, он содержит в каждом разоря|де преобразователя, кроме по следнего, инвертор, вход которого, подключен к одному пз двух выходов вычитающего устройства, а выход соединен с,входом первой собиратель-ной схемы и с импульсными входам и двух импульсно- потенциальных схем совпадения, вторые входы которых соединены,с выхадами регистрирующего триггера, выход одной из упо мянутых cxetM совпадьния:подключен tK входам первых собирательных схем всех ласледующ их разрядов преооразавателя, а выходы. IlelplBblx собирательных схем под ключены .к перовым входам ре гистрирующих триггеров, другой, выход выч итающего устрай ст ва соединен с,входом второй собирательной схемы,и с им пульсны м входом третьей им пульсно-потенциальной схемы совпадения, вторай вхо д которой соединен с выходом регистрирующего триггера, выход — с входа ми вторых собирательных схем всех паследующ их разрядов пр|еобразователя, а выходы вторых собирательных схем подключены ко вторым входам регистрирующих триггеров, 341160

)

i pn)

l

J

Составитель К. Виноградов

Редактор И, Груэова Техред А. Камышникова Корректор Е. Зимина

Заказ 1848, 9 Изд. ¹ 803 Тираж 448 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 3(-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2