Устройство для модификации операндов цифровой вычислительной машины
338902
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союэ Советских
Социалистических
Республик
Зависимое от авт. свидетельства №
Заявлено 23.1,1969 (№ 1301611/18-24) с присоединением заявки №
Приоритет
Опубликовано 15.Ч.1972. Бюллетень № 16
Дата опубликования описания 13.VI.1972
М. Кл. G 06f 9/20
Комитет по делам иаобретений и открытий при Совете Министров
СССР
УДК 681.3-523.8(088,8) Авторы изобретения
С. Б. Востоков и Т. А. Жижина
Заявитель
УСТРОЙСТВО ДЛЯ МОДИФИКАЦИИ ОПЕРАНДОВ ЦИФРОВОЙ
ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ Предлагаемое устройство предназначено для применения в цифровых вычислительных машинах. При выполнении в ЦВМ вычислений, требующих организации циклических процессов, ис польз уется несколько сп осо бов переадресации.
Из вестны устройства для автоматической модификации адресов операндов LIBM. Обращение к ЗУ ари исполне|нии кома яды |производиться IIIo так называемому исполнительному адресу, который не обязательно совпадает с адресо м, запиcalHHblM B команде. В цифровой машине предусмотрены два способа формирования и сполнитель ново адреса, по которым и сполнительный адрес прирав нивает ся к адресу, записанному в команде, или и с полнительный адрес образуется суммироваiHHeM адреса, записанного в кома нде, и числа, за писан но го в специальном реги стре.
В каждой,команде запи сьоваются с пециальные признаки, указывающие, каким из этих способов должно быть реализовано обращение к ЗУ по каждому записанному в ко маиде адресу.
Это;позволяет хранить в ЗУ не из меняющуюся от цикла к циклу команду с записанным ,в ней базисным адресом, а в и ндаксном регистре —.переменную часть команды.
Однако недостатком известных устройств является наличие цепей суммирования в регистре адреса и,необходимость дополнительных затрат маши нного времени на суммирование.
Предлагаемое устройство отличается тем, что в нем отсутствуют цепи суммирования
:при образовании исполнительного адреса и при из менении индекса.
Это позволяет устра нить недостатки прототипа.
10 Предложенное устрой ство изображено на чертеже.
Оно содержит и триггерных разрядов и ндексного регистра 1, соединенных через ключи «И» 2 с регистром арифметического уст15 ройспва (АУ) 8. Выходы триггеров реги|стра
1 через ключи 4 переключения адресной информации, выполненные на логических,схемах и сключительно «ИЛИ», податны на входы младших разрядов регистра дешифрато20 ра адреса операнда б, о стальные,входы которого соединены непосредственно с не подлежа щими модификации разрядами б регистра адреса операнда. На входы ключей 4 подключены также разряды 7 регистра адреса
25 операнда, значения которых поступают на вход дешифратора адреса операнда при наличии разрешающего .потенциала на выходе ключа «НЕ» 8.
Из разрядов регистра АУ 8, отведенных
30 для индексации, код, предварительно за слан3!3 890.2
Предмет изобретения
Составитель Е. Иванеева
Техред Л. Богданова Корректор Л. Орлова
Редактор Л. Утехина
Заказ !765/1 Изд. № 667 Тираж 448 Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, Ж-35, Раушская наб., д. 4/5
Типография, пр. Сапунова, 2 ный туда из памяти констант, при наличии признака .переписи кода в HIHIIBKlcHbIH регистр, возникаю щего в результате дишифрации кода операции, записанного в разрядах 9 реги стра адреса операнда, в дешифраторе oiIIeраций 10, через жлючи переписи 2 поступает в регистр 1.
Если в регистре адреса операнда в разряде индексации 11 е сть (признак о бращения K индекс ному регистру, то исполнительный адрес а дешифраторе б формируется из базов,о го apipeca, записа,нного .в раз.ря дах б регистра адреса операнда и разрядов регистра 1.
Если же признак отсутствует, то испол нительный адрес полностью .повторяет адрес, за писанный в разрядах б и 7 регистра адреса операнда.
Схема дает возможность получить 2 модификации каждого базисного адреса.
У стройство для модификации операндов цифровой вычислительной мalIIIHIHbI, содержа5 щее регистр арифметического устройства, индексный регистр, дешифратор операций, д ешифратор адреса о перанда, регистр адреса операнда и ло|гические элементы, отличаюи4ееся тем, что, с целью сокращения о борудо10 ваяния и повышения быстродействия, выходы регистра арифметического устройства через схемы «И», подключенные входами к выходу дешифратора операций, соединены с соопветствую щими разрядами индексного регистра, 15 выходы индексного регистра и вы!!соды модифицируемых разрядов регистра адреса oIIeразрядов через логические схемы «и сключитель но ИЛИ» соединены сО входами де шифраторр а адреса операнда, другие входы хото20 рых подключены к не подлежащим моди фикации разрядам регистра адреса олеранда.
