Устройство управления буферной памяти

3389ОО

О П И С А Н И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскив

Социалистические

Республии

Зависимое от авт. свидетельства №

М. Кл. б 06f 9/OO

Заявлено 1 VI.1968 (№ 1246095/18-24) с присоединением заявки №

Приоритет

Опубликовано 15 V.1972. Бюллетень ¹ 16

Дата опубликования описания 16Л 1.1972

Комитет оо делам изобрвтеиий и отчрыти", ори Совете Мииистров

СССР

УДК 081.320.3(088.8) Авторы изобретения

Б. М. Кутуков, Н. Н. Немшилов, 1О. А, Беляев, А. К. Сидоров и Л, И. Сулин

Заявитель

УСТРОЙСТВО УПРАВЛЕНИЯ БУФЕРНОЙ ПАМЯТИ

Предлагае|мое устройство управления буферной памяти для накопления и считывания информации в порядке ее поступления может быть использовано при проектировании схем ввода и вы|вода данных в цифровых системах связи, а та|кже в цифровых вычислительных машинах, если необходимо накапливать од нородную информацию в памяти и произ водить ее выборку для дальнейшей обработки в порядке очереди.

Из вест вы устройства управления буферной памяти, со держащие матрицу числовых трансформаторов, магнитный дешифратор записи, магнитный шифратор и схемы «И».

Предлагаемое устройство отличается тем, что, с целью повышения надежно сти устройства, сердечники шифратора и матрицы числовых тра|нсформаторов последователыно прошиты соответствующими выходными шинами магнит ного де шифратора записи и магнитного дешифратора считывания. Выходные оомотки, сердечников магнитного дешифратор а под ключе ны через схемы «И» к источнику сигнала за пи си, соединены со входными обмотками магнитного дешиф ратора записи, выходные обмотки сердечников магнитного дешифратора подключены через схемы «И» к источнику сигнала считывания и соединены со входными обмопками магнитного дешифратора считывания.

На фнг, 1 дана блок-схема устройства управления буферной памяти; на фнг. 2 — разло>ке ние импульсов тока на временной оси; на фиг. 3 — принципиальная схема устройства

5 управления буферной памят".t (память емкостью восемь слоев (Л =ÇJ).

Устройство содержит матрицу трансформаторов 1, связанных с числовыми линейками

10 пах.яти, магнитный дешифратор записи 2, магнитный дешифратор считывания 8, магнитный шифратор 4, логические цепи 5 обратной связи. Для управления работой схемы в нес подаются импульсы тока опроса дешифратора

15 записи б, опроса де.инфратора считывания 7, подготовки дешифратора записи 8, подготовки дешифратора считывания 9, опроса шифратора 10, сигнал записи 11, сигнал считывания 12.

20 Чередование циклов записи и чтения прп работе памяти произвольное.

Схема работает следующим образом.

Дешиф раторы записи 2 и считывания 8, представляющие собой пиp а мпдальные лр ос25 сельные,i>: MbI IIB сердечниках c IIpHhto> гoJlbной петлей гистерезпса, имеют Л входов н

2 выходов (где 2-" — емкость памяти). Магнитные сердечники дешифр атор а записи 2 хранят код андреса ячейки, в которую необхо30 димо записать информацию.

3389ОО

10

20

3

При поступлении сигнала «Запись» дешифратор б опрашивается импульсом то ка,,при этом возбуждается одна из 2 выходных шин, которая перемагничивает соответствующий трансформатор матрицы 1, если буферная память iHQ переполнена, и,происходит запись HiHформации в необходимую ячейку.

Подобным же образом работает дешифратор считывания, определяя адрес ячейки и производя считывание информации из памяти, если опрошены не все ячейки.

Шины записи и считывания, пронизывающие трансформаторы матрицы 1, перемагничивают их,в противоположные направления, поэтому принципиально невозможна запись информации в числовую линейщику, которая предварительно не была опрошена, и наоборот, невозможно повторное считывание свобод ной ячейки.

На выходe матрицы 1 одноименные шины дешифраторов 8 объединяются и заводятся ,в мапнитный шифратор 4, Прошивки шифратора выпол нены таким образом, что при опросе, например, К-,го адреса в него записывается код (К+1)-го адреаса, При опросе шифратора им пульсы тока 10 за писанный в него код через ло гические цепи

5, на которые воздействуют коммутирующие сигналы 11 или 12, передается в соответствующий дешифратор (записи или чтения), который был предварительно сброшен на нуль током подготовки. При этом в дешифраторе оказывается записанным код адреса очередной ячейки, и при поступлении очередного сигнала записи или считывания будет опрошена следующая по порядку (К+1)-я ячейка, а в магнитный шифратор записывается код (К+2), который далее по цепи обратной связи передается в,соогветствующий дешифратор и хранится там до следующего опроса.

Каждый дешифратор ведет своей счет обращений. При этом адреса меняются циклически от О до 2 .

Возможно переполнение памяти или обращение за инфор мацией к опрошенной ячейке.

При этом тра нсформатор матрицы 1 .не перемагничивается и отсутствие напряжения на нем служит соответствующим сигналом во внешние цепи. Так как в любом случае (переполнение, опрос свободной ячейки) дешифратор в конце цикла оказывается подготовленным IK опросу следующей ячейки,,необходимо принять меры для воз врата схемы .в исходное состояние, Для этого в дешифраторах 2 и 3 есть дополнительные обмотки и допол нительная сту пе нь дешифрации, связанные с логической схемой 5. При отсутствии .напряжения на выходе трансформатора во время обращения к нему ток дешифрации проходит по дополнительной обмотке, что приводит к выбору шины с номером на единицу меньшим.

Полупроводниковые ключи íà выходах дешифраторо в (см. фиг. 3) служат,для формирования,необходимого тока к выбранной щи не.

Предмет изобретения

Устрой ство управления буфер ной памяти, содержащее .матрицу числовых трансформаторов, магнигный,дешифратор записи, мапнитный дешифратор считывания, магнитный шифратор и схемы «И», отличающееся тем, что, с целью расширения функциональных возможностей устройства, сердечники шифратора и матрицы числовых трансформаторо в последовательно прошиты соответствующими выходными шинами мапнигного дешифратора записи и магнитного дешифратора считыва ния, а выходные обмотки се рдечнико в магнитного шифратора, подключенные через схемы «И» к источнику сигнала записи, соединены со входными обмотками мапнитного дешифратора за писи, выходные обмогки сердечников мапнитного шифратора, подключенные через схемы «И» к источнику сипнала считывания, соединены со входными обмотками магнитного дешифратора считывания.

338900 Риг. t

0прпс Pemuppamopa cvumbidaния 7 (залыси Б)

Мгпт5ка оеширратпра стты5ания g (zanucu 8)

Опрос ши рратпра 10

338900

Составитель Е. Ивапеева

Техред Л, Богданова

Корректор Л. Орлова

Редактор Л. Утехина

Заказ 1695(2 Изд. № 658 Тираж 448 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская паб., д. 4/5

Типография, пр. Сапунова, 2