Многоканальный широкодиапазонный счетчикимпульсов

О П И С А Н И Е 3276I3

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 12Л.1970 (№ 1393908/26-9) с присоединением заявки №

Приоритет

Опубликовано 26.1.1972. Бюллетень ¹ 5

Дата опубликования описания !7Х!!.1972 гЧ. Кл. Н 03k 23/00

Комитет по делам иэооретений и открытий при Совете Министров

СССР

УДК 621.374.32(088.8) Авторы изобретения

А, Ф. Герцовский, А. Н. Климов и Б. В. Немировский

".г =

E: -

Заявитель

МНОГОКАНАЛЬНЫЙ ШИРОКОДИАПАЗОННЫЙ СЧЕТЧИК

ИМП УЛ ЬСО В

Устройство относится к классу многоканальных регистраторов статистических импульсов и может быть использовано как в приборах и системах ядерного приборостроения, так и в любых других измерительных системах при регистрации aclmxpo»ных процессов.

Известны многоканальные шпрокодиапазопные счетчики импульсов содержащие детекторы, схему собирания, пересчетное устройство, триггер переполнения, схемы совпадения, кодирующую матрицу, запоминающее и арифметическое устройства.

Однако в известных многоканальных счетчиках интегральная загрузка велика и определяетсч количеством каналов, скоростью счета с выходов детекторов и коэффициентом пересчета, при этом требования к быстродействию системы велики, что приводит к необходимости разработки детекторов с импульсами наносекундной длительности и к применения прецезионной электронной аппаратуры.

С целью уменыиения интегральной и дифференциальной загрузки и снижения требований к быстродействию предлагаемый счетчик содержит коммутатор групп, регистратор диапазонов, распределитель интегральной загрузки, блок нормирования и устройство управления, причем детекторы подключены к схеме собирания через коммутатор групп, а триггер переполнения связан с регистратором диапазонов, выход которого подключен к распределителю интегральной загрузки и блоку нормирования, другой вход которог- соединен с кодирующей матрицей, а выход — с арифметическим устройством, выходы устройства управления подключены к коммутатору групп, регистратору диапазонов и блоку нормирования, выходы которого соединены с потенциц} альными входамп схем совпадения.

На фпг. 1 дана схема предлагаемого счетчика; на фиг. 2 — временные диаграммы, поясняющие его работу.

Устройство содержит блок детекторов 1 с

15 детекторами 111 — 1„,, коммутатор групп 2, включающий в себя схемы «ИЛИ» 2„— 2»Ä » клапаны 2» — 2»2, схему собирания 8, пересчетное устройство 4, триггер переполнения

5, устройство управления б, регистратор диа20 пазопов 7, содержащий 1г — 1 групп по пг триггеров с входными клапанами 7II — 7л 1 „, (где Й вЂ” число поддиапазонов), распределитель интегральной загрузки 8, состоящий пз т групп по 1г клапанов 8 г — 8„I, и схем

25 «ИЛИ» 8т, л+г — 8», a+I, схемы совпадения

9 (9» — 9, ), кодирующую матрицу 10, запоминающее устройство 11, блок норФтрованпя

12, и арифметическое устройство 18.

Вьходы всех детекторов 1 через коммута30 тор групп 2 подключены к последовательно

327613

3 соединенным схеме собирания 8, пересчетному устройству 4 и триггеру переполнения 5, управление работой которых осуществляется с устройства управления б. Триггер переполнения связан с регистратором диапазонов 7, выход которого подключен к распределителю интегральной загрузки 8, управляющему потенциальными входами схем совпадения 9, выходы последних связаны с кодирующей матрицей 10, соединенной с запоминающим устройством 11 и блоком нормирования 12, между которыми включено арифметическое устройство 13, причем устройство управления б через выходы 14 — 21 связано с коммутатором групп, регистратором диапазонов и блоком нормирования.

Схема работает следующим образом.

Импульсы с детекторов 1 через коммутатор

2 на т положении и п направлений поступают на последовательно соединенные схему собирания 8, псресчетное устройство 4 и триггер переполнения 5. Управление работой коммутатора и сброс перссчетного устройства осуществляет устройство управления б (фиг. 2).

В результате на схему собирания поочередно подаются суммарные последовательности импульсов с и детекторов.

В зависимости от суммарной скорости счета импульсов какой-либо группы триггер переполнения к концу каждого интервала времени устанавливается в единичное поло>кение или остается в нулевом состоянии, и в каждый из интервалов времени он фиксирует наличие или отсутствие превышения значения пороговой суммарной скорости счета с п детекторов, кроме того, совместно с устройством управления он определяет работу регистратора диапазонов 7, в котором количество диапазонов определяет нужное количество установочных триггеров, причем количество триггеров по вертикали равно количеству групп детекторов, а по горизонтали — количеству поддиапазонов без одного.

Таким образом, последовательный код триггера переполнения преобразуется в параллельный «од, фиксируемый триггерами регистратора диапазонов, последний управляет работой распределителя интегральной загрузки 8 таким образом, что при малой скорости счета с группы детекторов время измерения наибольшее. При превышении первого порогового значения время экспозиции уменьшается в и раз, а при превышении второго порогового значения — в и раз и т. д., причем

-5--начало интервала экспозиции в каждой из групп сдвинуто одно относительно другого.

Интегральная скорость счета импульсов, поступающих с детекторов через схемы совпадения 9 и кодирующую матрицу 10 на запо10 минающее устройство 11, значительно уменьшается. Работа блока нормирования 12 и арифметического устройства 18 в какой-либо момент времени определяется состоянием кодирующей матрицы и регистратора диапазо15 нов. Так, при работе группы датчиков на перво» диапазоне к числу в арифметическом устройстве прибавляется единица, при работе на втором диапазоне — число т, при работе на третьем диапазоне — число т и т. д., что

20 значительно сокращает количество обращений к запоминающему устройству.

Синхронизация работы всего многоканального широкодиапазонного счетчика, импульсов осуществляется с выходов 14 — 21 устройства ж управления.

Предмет изобретения

Многоканальный широкодиапазонный счетчик импульсов, содержащий детекторы, схеЗ0 му собирания, пересчетное устройство, триггер переполнения, схемы совпадения, кодирующую матрицу, запоминающее и арифметическое устройство, отличающийся тем, что, с целью уменьшения его интегральной загрузки

35 и снижения требований к быстродействию, он содержит коммутатор групп, регистратор диапазонов, распределитель интегральной загрузки, блок нормирования и устройство управления, причем детекторы подключены к

40 схеме собирания через коммутатор групп, а триггер переполнения связан с регистратором диапазонов, выход которого подключен к распределителю интегральной загрузки и блоку нормирования, другой вход которого соеди45 нен с кодирующей матрицей, а выход — с арифметическим устройством, выходы у.стройства управления подключены к коммутатору групп, регистратору диапазонов и блоку нормирования, выходы которого соединены с по50 тенциальнымп входами схем совпадения.

327613

"l

I ru ! ! ! ! ! (Д-г

l !

I — !

И—

1 ! ! !

I .

1 $1+1

Enid

Жа2 1 т т—

1Ч

20, цк

%77+ 2

Составитель Д. Голубович

Техред 3. Тараненко

Корректор Т. Китаева

Редактор Т. Морозова

Типография, пр. Сапунова, 2

Заказ 2476il Изд. ¹ 124 Тираж 448 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4,5