Патент ссср 320054

320054

O П И С А Н И Е

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИПЕТЕЛЬСТВУ

Союз Советских

Социалистических.Республик

Зависимое от авт. свидетельства №

Заявлено 25.Х11.1969 (№ 1389147/18-24) с присоединением заявки №

Приоритет

Опубликовано 02.XI.1971. Бюллетень № 33

Дата опубликования описания 31.1.1972

МПК Н 03k 19/04

Комитет по делом изсбретвниЯ и открытиЯ при Совете Министров

СССР

УДК 621.374.32(088.8) Автор изобретения

С. А. Бирюков

3 аявитель

ИНВЕРТОР

Изобретение относится к области вычислительной техники, а именно к устройствам инверторов, построенных на интегральных схемах.

Известны инверторы, содержащие входной многоэмиттерный транзистор, входной инвертор, выходной инвертирующий транзистор, выходной эмиттерный повторитель и диод, включенный в цепь эмиттера выходного эмиттерного повторителя.

Однако эти инверторы требуют сравнительно высокое напряжение питания (5 e 10%), необходимое для надежной работы в диапазоне температур от — 60 до +120 С.

Для создания инвертора с пониженным напряжением питания и более высоким быстродействием из его схемы удален диод, между коллектором входного инвертора и базой выходного эмиттерного повторителя включен резистор, а к базе выходного эмиттерного повторителя подключен дополнительный эмиттер выходного инвертирующего транзистора.

На чертеже приведена схема описываемого инвертора.

При подаче низкого потенциала на один из входов многоэмиттерного транзистора 1, входной инвертор 2 и выходной инвертирующий транзистор 3 заперты, выходной эмиттерный повторитель 4 отперт, и на выходе 5 инвертора присутствует высокий потенциал. При подаче на все входы транзистора 1 положительного потенциала, транзисторы 2 и 8 включены и насыщены, через дополнительный эмиттер б транзистора 8 течет ток в направлении, указанном стрелкой, что вызывает падение напряжения на резисторе 7, достаточное для надежного запирания транзистора 4. Резисторы 8, 9 и 10 служат для задания режима ин10 вертора по постоянному току; 11 и 12 — вы. воды для подачи питания на инвертор.

Быстродействие предлагаемого инвертора выше вследствие того, что при сохранении потребляемой мощности и снижении напряже15 ния питания величины резисторов схемы уменьшаются. Это снижает постоянные времени перезаряда емкостей схемы и, как следствие, длительность переходных процессов уменьшается.

20 Инвертор работает при более низком напряжении питания в связи с тем, что напряжение переключения описываемого инвертора такое же, как и у известных, и составляет при минус 60 величину порядка pep — — 1,8 в, Вы25 ходное напряжение закрытого инвертора в известных устройствах составляет при минус

60 ae H rzHy Ь „, =E „, — 1,8 e, a предлагаемого — U„„=E»„— 0,9 в, так как в описываемом инверторе отсутствует падение напря30 жения на диоде, имеющее место в схемах из320054 /вых Uaep+ г/пом °

Для описываемого инвертора

Е""" 0,9+1,8+0,9=3,6 8. (3) Составитель Л. Пронин

Техред Т. Ускова

Корректор Е. Зимина

Редактор Е. Гончар

Заказ 3832/7 Изд. № 1605 Тираж 473 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 475

Типография, пр. Сапунова, 2 вестных инверторов. Для обеспечения запаса помехоустойчивости необходимо, чтобы напряжение на выходе закрытого инвертора превышало напряжение переключения инвертора на величину допустимой помехи U Общепринятая величина помехи для известных инверторов U» =0,9 в.

Из условия (1) можно найти минимальное напряжение питания инвертора. Для схем известных инверторов

Е„"„"," ) 1,8+1,8+0,9=4,5 в. (2) Учитывая, что Е„"„"," =0,9 Е" " (при допуске на напряжение питания 10 /о), получим номинальное значение напряжения питания для схем известных инверторов 5 8, для описываемой схемы — 4 в.

По данным автора схема надежно работает в диапазоне температуре от — 60 С до +120 С при напряжении питания 4 в+10%.

5 Предмет изобретения

Инвертор, содержащий выходной инвертнрующий транзистор, выходной эмиттерный повторитель, входной инвертирующий транзистор, эмиттер которого подключен к базе вы10 ходного инвертирующего транзистора, база которого подключена ко входу инвертора через входную логическую схему, выполненную, например, на многоэмиттерном транзисторе, причем коллектор выходного инвертирующего

15 транзистора и эмиттер транзистора выходного эмиттерного повторителя подключены к выходу инвертора, отличающийся тем, что, с целью уменьшения величины напряжения питания и увеличения быстродействия инвертора, допол20 нительный эмиттер выходного инвертирующего транзистора подключен к базе транзистора выходного эмиттерного повторителя, которая через резистор подключена к коллектору входного инвертирующего транзистора.