Элемент вычислительной среды с переменной структурой настройки

3I4203

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Соеетскин

Социалистическиа

Республин

Зависимое от авт. свидетельства № 255654

Заявлено 1З.VI.1970 (№ 1453674/18-24) с присоединением заявки №вЂ”

Приоритет—

Опубликовано 07.1Х.1971. Бюллетень ¹ 27,ЧПК С 00f 7,00

1томитет по делам изобретений н открытий при Сосете 1т1нннстрае ссср,> ËÊ (i81.325.65(088.8) Дата опубликования описания 20.XII 1971

Авторы изобретения

А. И. Мишин и Б. А. Сидристый

>)11

Институт математики Сибирского отделения АН СССР

Заявитель

ЭЛЕМЕНТ ВЫЧИСЛИТЕЛЪНОЙ СРЕДЫ С ПЕРЕМЕННОЙ

СТРУКТУРОЙ НАСТРОЙКИ

Изобретение относится к области автоматики и вычислительной техники.

Известны элементы с программируемой структурой, содержащие схемы «И» выбора направлений передачи возбуждения, регистр сдвига, устройство хра,пения информации и логический элемент.

При фиксированном числе у правляющих (адресных) каналов у однородного устройства (клеточного автомата), построенного на базе известного элемента, однородное устройство (например, запоминающее), обладает недостаточным бьлстродействием. Это обусловлено тем, что выборка элементов в таком устройстве осуществляется последовательно с помощью схемы с переменной структурой настройки.

Цель изобретения — .повышение быстродействия однородного устройства с фиксиро11апным числом адресных каналов, количество которых пе зависит от емкости (числа элемеп"oB) устройства и определяется числом управляющих входов у одного элемента с программируемой структурой.

Это достигается тем, что предлагаемый элемент содержит схему совпадения и группу схем «Логическa» равнозначность», первые и вторые входы которых подключены соответственно к части входов и выходов устройства хранения информации, выходы схем «Логическая равнозначность» иодключеи ко входам схемы совпадения, подсоединенной своим выходом ко входу триггера активности, выход которого подключен к управляющему входу логического элемента, управляющий вход схемы совпадения подключен к источнику управляющих сигналов.

В результате уменьшается время выборки элементов однородного устройства, имеющего столько управляющих каналов, сколько и у одного элемента. Это дает возможность эффективно использовать однородное устройсгво в качестве быстродействующего запоминающего, в котором выборка элементов (ячеек

Б памяти) осуществляется за один такт с помощью небольшого числа адресных каналов.

Количество этик ка Ià loB пе зависит от емкости запоминающего устройства и определяется числом разрядов устройства «рапсщ1я 1111формации одного элемента.

В предлагаемом элементе возбуждение триггсра BiiTIIBIIocTII может осуществляться как сигналами с Bû oäoB смежных элементов, так и сигналами, вырабатываемыми самим элементом. Для чего предлагаемый элемент содержит схему сравнения, выходным сигналом которой осуществляется возбуждение триггера активности.

На фиг. 1 приведена схема элемента вы3Q IIIc 1IITc lb1Io11 сРсды с п1>ог1>аммпР .емоЙ cTPI :.314203

3 турой; на фиг. 2 — функциональная схема 70гического элемента; на фиг. 3 — блок-схема машины, выполненной па базе однородного устройства с программируемой структурой.

В состав предлагаемого элемента (см. фиг. 1) входят триггер 1 активности; схема 2 совпадения (схема «И»), реализующая логическую операцию «конъюнкция»; схемы 3, реализующие операцию «Логическая равнозначность» (т. е. логическую функцию 1(х, у)

=х уох у); схема 4 сравнения, которая вырабатывает сигнал «единица», тогда как код, посту1пающий IIB .полюсы П, совпадает с кодом, хранящимся в за поминающих ячейках (триггерах) устройства 5 хранения (своими выходами ячейки подключены ко вторым входам схем 3); логический элемент 6, схема 7 записи, содержащая группу схем «И» на два входа каждая (первые входы этих схем объединены и подключены к полюсу П2, вторые входы подключены к полюсам П1, ПЗ, а выходы — и единичным входам триггеров устройства 5, нулевые входы триггеров об ьединены и подключены к полюсу П4); схема 8 об ьединения (схема «ИЛИ»), реализу1ощая логичеоку10 операцию «Дизъюнкция»; линия задержки 9, которая совместно с триггером активности образует разряд, регистра сдвига; схема 10 выбора на:1рав.7ения передачи возбуждения (содержит четыре схемы «И» на два входа каждая, первые входы схем «И» объе. динены и подключены к выходу линии задержки, вторые входы подключены .к полюса м П5, а выходы — к полюсам П6); схема

«И» 11 установки в нуль триггеров устройства храпения информации (установка и «О» триггеров осуществляется по входу П7 при условии, что на второй вход схемы 11 с выхода триггера активности поступает сигнал «1»).

Входные возбуждающие полюсы ПВ предназначены для приема сигналов с выходных возбуждающих полюсов соседних элементов, полюс П9 — для подачи управляющих сдвига1ощих импульсов в регистр сдвига. Полюсы

171, 178 — входные полюсы устройства хранения информации; полюсы П1 служат также для подачи сигналов B схему сравнения (по,«азана на фиг. 1 пунктирной линией). Полюсы П5 предназначены для приема сигналов О выборе направления передачи возбуждения в соседние элементы, выходные возбуждающие полюсы 176 — для передачи возоуждения на входные возбуждающие полюсы соседних элементов. Полюсы 1710, 1711 — выходные логические полюсы элемента, предназначены для считывания:1нформации с триггеров устройства хранения информации. Эти полюсы

B Однородном устройстве, выполняющем функцию быстродействующего запоминающего, подключаются к общим шинам считывания.

При помощи полюса П12 производится задание режима рабогы логического элемента; при поступлении на этот полос сигнала «1» логический элемент пропускает сигналы с выходов триггеров устройства изранен Ill информации на нол1осы П10, П11 без инверсии (когда триггер активности находится в состоянии

«I»); при поступлении на;полюс П9 сигнала

«О» логический элемент пропускает сигналы с выходов триггеров устройства хранения инфор,мации на полюсы П10, П11 с инверсией (когда триггер активности находится в состоянии «1»). Полюс П4 — вход установки в «О» триггеров устройства хранения информации;

fp полюс П7:предназначен для установки B «О» триггеров устройства хранения информации при условии, что триггер активности .находится в состоянии «1». Полюс П13 — управляющий вход схемы совпадения, предназначен

1> для задания режима работы элемента; при подаче на этот полюс сигнала «1» на выходе схемы совпадения установится сигнал «1» (при условии, что,код, поступающий на полюсы П1, совпадает с кодом, хранящимся з

71рех триггерах устройства хранения информации, которые подключены ко входам схем 2); при подаче на полюс 1718 сигнала

«О» на выходе схемы совпадения будет сигнал «О». Полос П14 — управляющий вход логического элемента; если на этот вход с выхода триггера активности поступает сигнал

«1», то разрешается передача (считывание) сигналов с триггеров устройства хранения информации на логические выходы П10, П11 (сигналы передаются с инверсией или без инверсии в зависимости от значения сигнала на полюсе П12). Полюс П12 — вход управления приемом информации в триггеры устройства 5; если на этот вход с выхода триггера активности поступает сигнал «1», то сигналы с входных полюсов П1, ПЗ проходят через схему 7 на входы 1стройства 5 и устанавливают триггеры в нужное состояние, Полюсы П5 могут быть объединены, на«ример, с полюсами 173.

В режиме «Настройка» осуществляется

Bвод исходных данных в запоминающие ячейки элементов однородного устройства. Для задания этого режима нухкно на полюс П13

4 подать сигнал «О»,,после чего настройка элементов осуществляется известным способом, Для задания режима «Вычисление» нужно на полос 77 18 подать сигнал «1», что разрешает прохождение сигналов с выходов схем 8

5о через схему совпадения 2 «а вход триггера активности (cif. ф1г. 1). В этом режиме на управляющие входы П1, 178 подается информация, подлежащая Обработке, а с ПО 71ocoB

П10, П11 снимается результат обработки.

Рассмотрим работу элемента на следующе и:п ри мере.

Допустим, i7cp. триггеры активности всех элементов решетки находятся в состоянии «О», и 71ребуется уста,новить в «1» (возбудить)

gp триггер активности элемента с «оординатамн (см. фиг. 3). Для этого нужно на полюсы П1 подать такой код, который оыл запиcB11 B этот элемент в режиме «Настройка».

Это приводег к тому, что на выходе схемы (j5 сошхаде1шя 2 выбираемого элемента возникает

314203

Б

cIII.iIaл «1», который и установит его триггер активности в состояние «1». После возбуждения триггера активности может быть произведена или выдача (считывание) информации, хранящейся в триггера устройства хранения информации выбранного элемента, или — запись новой информации в запоминающие ячейки этого элемента. Считывание информации может осуществляться как с разрушением, так и без разрушения. Если требуется записать новую информацию в запоминающие ячейки выбранного элемента, то это можно осуществить путем подачи нового кода на полюсы П1, ПЗ (см. фиг. 1). Таким образом, выборка любого элемента (независимо от его местоположения в решетке) может осуществляться за один такт, Это достигается тем, что каждому элеме1пу или группе элементов (массиву) в процессе настройки решетки может быть присвоен свой адрес, который, если требуется, может быть изменен в,процессе вышслепия или в процессе повторной настройки.

Если в процессе настройки (вычисления) одно и то же имя (адрес) присвоить гр1>ппе элементов, то при подаче этого адреса на пол!осы П1 возбудятся триггеры активности одноименных элементов, т. с. зя один такт можII0 считать информацию с ячеек памяти нескольких элементов.

Передачу возбуждения по принципу близкодействия, т. е. от элемента к элементу выгодно использовать, когда команды следуют одна за другой по порядку (помер команды соответствует порядковому номеру запоминающей ячейки решетки, где хранится содержание данной команды). Такими обычно являются команды, реализующие программу. В случае команд условного и безусловного переходов, которы вызыва1от изменение нормального IIIop51дка слсдона1I,I5I к031 IIII, выборку элементов решетки выгодно:!рог!зводпт: путем возбуждения триггер» «ктпзпости по шипам П1 (см. фиг. 1).

П13сдлягясмый э:Iемснт с п130Г13я31мпруемой структурой существенно повышает быстродействие однородного устройства (по быстродействшо такое устройство не уступает устройствам с координатной выборкой элементов) и

3 величивает его логические возможности, так как можно за один такт реализовать логические функции 3II!0! I!x переменных.

Предлагаемое однородное устройство особенно выгодно реализовать в интегральном пополнении, так как к числу выводов интегральных схем предъявляются весьма жесткие требования.

Вместо устройства «ранения информации с параллслыгь!м способом записи можно пс-! а пользовать устройство последовательного типа — - регистр сдвига. часть выходов которого нужно подключить к первым входам схем

«Логическая равнозначность», а вторые вхоДЫ ЭТПХ СХЕМ П :ЖНО ПОД! .ЛIОЧИТЬ К. ВЫХОДЯ М дополнительного регистра сдвига, предназна1еш!ого для хранения адреса (имени) элемента. В этом случае число выводов сокращается дo минимума, однако быстродействие устройства снижается в и;1аз, где л — количество разрядов в регистре сдвига.

Предмет изобретения

Элемент вычислптслы!ой среды с переменной структурой настройки по авт. св. зо „"хЪ 255654, от,г1!1ающ!!йся тем, что, с целью повышения быстродействия однородного устройства, оп содерж!3 схему совпадс1шя и группу схем «Логическая равнозначность», первые и вторыс входы которых,подкл1очен!.! соотвстстве;шо к части входов и выходов устройства храпения информации, а выходы — ко .!ходам схемы овп",301:I>1, подсосдине1шой свопм . Зь1ходом ко входу триггера акт15вностп, вы: од которого подключен к управляю40 гцсму входу лог!и!сс ого элемента. управляя!и!!!Й Вхол схc.,!1з! "О!3i:ЯДс:I!!51 пОДIi, 110 Icli к 1!с—

30 !1!ПКГ,".!Р11!.. 15!Ii):ЦIIX СПГПЯЛОВ, Составитель Л. А. Паащин

Редактор Ю. Полякова 1(оррекаоры: Е. И. Усова и 3. И. 1 арасова

Заказ 5403 Изд. ¹ 1231 Тирагк 500 Подписное

11НИИПИ комитета ио делам изобретений и открытий ири Совете Мииистрои СССР

Москва, 7К-35> Раушская иаб., д. 4 5

Загорская типография