Патент ссср 302001
30200I
ПИСАНИЕ
ИЗОБРЕТЕНИЯ
Союз Советских
Социалистических
Республик
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Зависимое от авт. свидетельства №
Заявлено 07Л 1!.1969 (№ 1345863/18-24) с присоединением заявки №
Приоритет
Опубликовано 26.Х.1973, Бюллетень ¹ 43
Дата опубликования описания 15.111.1974
М. Кл. G 06f 15/00
Гасударственный камитет
Совета итиниатрае СССР аа делам изобретений и аткра!тий
УДК 683.3(088.8) Авторы изобретения
Ф. Г. Старос, И. В. Берг, В. М. Вальков, В. И, Хлебников, И. И. Мешечкин, Г. Ф. Федотов, Е. И. Жуков. О. С. Горбачев и Ю. A. Чугунов
3 с! я В и тель
ЦЕНТРАЛ ЪН ЫЙ 8bl× ÈÑË HÒÅËb ДЛЯ УПРАВЛЯЮЩИХ
ВЫЧИСЛИТЕЛЪНЫХ СИСТЕМ
Изобретение относится к области вычислительной техники.
Известны центральные вычислители для управляющих вычислительных систем, содержащие арифметическое устройство, блок управления вычислителем, блок памяти чисел и команд, буферные схемы цифровы: входов и выходов для связи с устройствами ввода— вывода.
Недостатком известных вычислителей является то, что буферные схемы цифровых входов и выходов не являются универсальными, а предназначены для связи с конкретными устройствами ввода или вывода. При необходимости иметь широкий набор средств ввода — вывода к центральному вычислителю приходится подключать дополнительный блок управления вводом †вывод, расположенный впе вычислителя, что приводит к увелпчепшо оборудования.
11ель пзоорстсппя — 110>Bышсппе уIIè!Iåðсяль!1остп централтяюго вычислителя по 0!110шепп!о к типу nl!ell!IIIIx устройств, в том числе другим вычис:1птелям, цифровым п аналоговым К3113.1àì, внешним накопителям; удооство комплектования управлятощпх комплексов и систем обработки дан ня базе централ!я!оГО вычислителя, экономия электронного 000рудования.
Для этого в предлагаемый центральный вычислитель введен блок управления вводом— выводом, в котором дешифратор признака внешних устройств и дешифратор зон подключаемых групп устройств соединены с регистром кода операций и адреса блока управления неарифметическпмп операциями и счетчиком текущего адреса памяти, подключенными к регистру адреса блока памяти, выходной ре1р гистр блока памяти через вентили и регистр обмена информацией блока управления вводом — выводом соедтшеп с выводами входных регистров блоков управления внешштх устройств, выводы выходных регистров которых через смесптель, регистр обмена и вентили блока управления вводом †вывод подключены к в одному регистру блока памяти.
На чертеже приведена упрощенная блоксхема предлагаемого вычислителя с блоком
20 управ.теция вводом — выводом.
Блок 1 пеарпфметпческих операций, Определяющий последовательность работы осгяльI! I>1. ; б 10! Ов ц(>п 1 ря.1ьпОГО вы п1слпTсл я, сОС>дн-!!Сп с арифметическим устройством 2, оперп25 руloщп \1 п11;L 11!с,1!I ми, пОс l >! п1110ЩIIIIII пз 0 10к;l 3 п11мятп, Для контроля прявпльцос! II ряIl! l l>T 4 упртп1.10!!IIII и блок 5 контроля, подключс1шып к арифметическому устройству и блоку пеярпфметпчесЗО кпх операций. С регистром 6 кода и адреса
302001 из выходного регистра блока памяти начальный адрес ячейки блока памяти. Гчетчик >екущего адреса прп поступлении сннхронпзнрующего импульса наращивает текущий адрес и передает его в регистр адреса памяти. Таким образом, производится обмен информацией между центральным вычислителем и внешним устройством с частотой синхронизирующих импульсов последнего. Последний синхронизирующий импульс является импульсом конца обмена, сбрасывающим через блок неарифметических операций счетчик текущего адреса.
Такое построение схемы блока управления вводом — выводом позволяет совместить устройства связи центрального вычислителя с внешними накопителями и печатающими устройствами и устройства связи вычислителя с аналоговыми и цифровыми датчиками производственных и технологических процессов, что повышает универсальность процессора и облегчает компоновку управляющих комплексов, а также позволяет уменьшить объем оборудования, необходимого для связи центрального процессора с внешними устройствами, за счет помещения в блоке лишь тех схем, которые являются общими для всех внешних устройств.
Прсдмes изобретения
ЦеllTp lO расширения функциональных возможностей и упрощения конструкции, в него включен блок управления вводом — выводом, в котором дешифратор признака внешних устройств и дешифратор зон подключаемых групп устройств lS соединены с регистром кода операций и адреса блока управления неарифметическими операциями и счетчиком текущего адреса памяти, подключенными к регистру адреса блока памяти, выходной регистр блока памяти 20 через вентили и регистр обмена информацией блока управления вводом — выводом соединен с выводами входных регистров блоков управления внешних устройств, выводы выходных регистров которых через смеситель, регистр 2s обмена и вентили блока управления вводом— выводом подключены к входному регистру блока памяти. ЗО2ОО1 Составитель Г. Круглова Редактор Н. Караванская Техред Л. Богданова Корректоры: T. Добровольская и Е. Михеева Заказ 559/1 Изд. Ж 160 Тираж 647 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж-35, Раушская наб., д. 4/5 Типография, пр. Сапунова, 2