Устройство адаптивного преобразования данных в режиме реального времени
Владельцы патента RU 2704879:
Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" (RU)
Федеральное государственное унитарное предприятие "Российский федеральный ядерный центр - Всероссийский научно-исследовательский институт экспериментальной физики" (ФГУП "РФЯЦ-ВНИИЭФ") (RU)
Изобретение относится к области вычислительной техники. Технический результат заключается в расширении функциональных возможностей. Устройство адаптивного преобразования данных в режиме реального времени содержит: блок кодирования, вычислительное ядро, первая группа входов/выходов которого соединена с группой входов/выходов блока интерфейсов, а вторая группа входов/выходов соединена с группой входов/выходов блока памяти, причем блок кодирования включает в себя конвейер, блок криптопримитивов, первый, второй, третий, четвертый регистры, первые входы/выходы которых объединены между собой и соединены с третьей группой входов/выходов вычислительного ядра, а вторые входы/выходы регистров объединены между собой и соединены с первым входом/выходом конвейера, второй вход/выход которого соединен с входом/выходом блока криптопримитивов. 1 ил.
Изобретение относится к вычислительной технике, в частности, к средствам преобразования информации и обеспечения ее передачи по каналам связи. Изобретение может использоваться в динамически настраиваемых средствах управления и контроля.
Известно устройство адаптивного преобразования данных в режиме реального времени (см. техническое описание интегральной микросхемы 1882 ВМ1Т, КФДЛ.431281.035ТО, ОАО «НИИЭТ», стр. 10-11), содержащее вычислительное ядро (аккумулятор, расширитель аккумулятора и регистровое арифметико-логическое устройство), группа входов-выходов которого соединена с группой входов-выходов блока интерфейсов (контроллер интерфейса ГОСТ Р 52070-2003 и передатчики UART0, UART1, SPI0, SPI1, I2C, LIN), а вторая группа входов-выходов соединена с группой входов-выходов блока памяти (оперативное запоминающее устройство, память программ и память данных) и группой входов-выходов блока кодирования, группа входов-выходов блока интерфейсов соединена с группой входов-выходов соответствующих портов устройства, третья группа входов-выходов вычислительного ядра соединена с группой входов-выходов блока обработки прерываний и группой входов-выходов массива таймеров-счетчиков.
Данное устройство является наиболее близким по технической сущности к заявляемому устройству и поэтому выбрано в качестве прототипа.
Недостатками данного устройства являются невозможность использования нескольких алгоритмов преобразования из-за единственного фиксированного блока кодирования и невозможность использования альтернативных вычислительных ядер и интерфейсов других форматов при изменении режимов или условий функционирования устройства.
Задачей, на решение которой направлено изобретение, является создание универсального устройства адаптивного преобразования данных в режиме реального времени, обладающего расширенными функциональными возможностями и уменьшенными массово-габаритными параметрами.
Достигаемым техническим результатом является использование нескольких алгоритмов преобразования за счет адаптивной загрузки алгоритма в процессе функционирования устройства и использование альтернативных вычислительных ядер и интерфейсов других форматов за счет обеспечения универсальности при подключении вычислительных ядер и интерфейсов обмена.
Для достижения технического результата в устройстве адаптивного преобразования данных в режиме реального времени, содержащем блок кодирования, вычислительное ядро, первая группа входов/выходов которого соединена с группой входов/выходов блока интерфейсов, а вторая группа входов/выходов соединена с группой входов/выходов блока памяти, новым является то, что блок кодирования включает в себя конвейер, блок криптопримитивов, первый, второй, третий, четвертый регистры, первые входы/выходы которых объединены между собой и соединены с третьей группой входов/выходов вычислительного ядра, а вторые входы/выходы регистров объединены между собой и соединены с первым входом/выходом конвейера, второй вход/выход которого соединен с входом/выходом блока криптопримитивов.
Указанная совокупность существенных признаков позволяет расширить функциональные возможности устройства адаптивного преобразования данных в режиме реального времени за счет применения адаптивного способа загрузки алгоритма преобразования в процессе функционирования устройства и создать универсальное устройство с уменьшенными массово-габаритными параметрами за счет обеспечения универсальности при подключении вычислительных ядер и интерфейсов обмена.
На фиг. 1 приведена схема устройства адаптивного преобразования данных в режиме реального времени.
Устройство адаптивного преобразования данных в режиме реального времени (фиг. 1) содержит вычислительное ядро 1, блок интерфейсов 2, блок памяти 3, блок кодирования 4, включающий в себя конвейер 5, блок криптопримитивов 6, первый 7, второй 8, третий 9, четвертый 10 регистры. Первая группа входов/выходов вычислительного ядра 1 соединена с группой входов/выходов блока интерфейсов 2, вторая группа входов/выходов соединена с группой входов/выходов блока памяти 3, третья группа входов/выходов соединена с объединенными между собой первыми входами/выходами первого 7, второго 8, третьего 9, четвертого 10 регистров, вторые входы/выходы которых объединены между собой и соединены с первым входом/выходом конвейера 5, второй вход/выход которого соединен с входом/выходом блока криптопримитивов 6. Конвейер 5, блок криптопримитивов 6, первый 7, второй 8, третий 9, четвертый 10 регистры включены в блок кодирования 4.
Вычислительное ядро 1 может быть выполнено по известной схеме (см. Сташин В.В., Урусов А.В., Мологонцева О.Ф. «Проектирование цифровых устройств на однокристальных микроконтроллерах». - М: Энергоатомиздат, 1990 г., стр. 156-158). Блок интерфейсов 2 может быть представлен в виде модулей USB (см. Ульрих В.А. «Микроконтроллеры Р1С16Х7ХХ» - Санкт-Петербург: Наука и Техника, 2002 г. стр. 178-179) с подключенными к ним накопителями и другими устройствами. Блок памяти 3 может быть выполнен на микросхеме типа 1623РТ2. Блок кодирования 4 включает в себя конвейер 5, блок криптопримитивов 6, регистры 7-10. Конвейер 5 может быть выполнен по известной схеме (см. Сташин В.В., Урусов А.В., Мологонцева О.Ф. «Проектирование цифровых устройств на однокристальных микроконтроллерах». - М.: Энергоатомиздат, 1990 г., стр. 162-163). Блок криптопримитивов 6 может быть выполнен на микросхеме 1533ЛИ1. Регистры 7-10 могут быть выполнены по известной схеме (см. Клингман Э. Проектирование специализированных микропроцессорных систем. - М.: Мир, 1985).
Устройство адаптивного преобразования данных в режиме реального времени (см. фиг. 1) работает следующим образом.
Перед началом работы необходимо сконфигурировать устройство адаптивного преобразования данных в режиме реального времени. Для этого с помощью вычислительного ядра 1 через блок интерфейсов 2 в устройство вводятся или выбираются из имеющихся в устройстве (блок памяти 3) следующие параметры: алгоритм (режим) работы, алгоритм прямого и обратного преобразования, ключевая (параметрическая) информация. При этом заданные параметры записываются в блок преобразования 4 следующим образом: выбранный алгоритм прямого и обратного преобразования настраивает конвейер 5 с учетом информации из блока криптопримитивов 6, алгоритм (режим) работы записывается в регистр 9, ключевая (параметрическая) информация записывается в регистр 10. В качестве прямого и обратного алгоритмических преобразований может быть использован один из известных из предшествующего уровня техники алгоритмов, таких как DES, ГОСТ28147-89 в режиме гаммирования с обратной связью и т.д. Набор алгоритмических преобразований задается пользователем. Особенностью данного устройства является возможность ввода нового алгоритма преобразования с внешних носителей или по внешнему интерфейсу (блок интерфейсов 2), что не накладывает ограничений на способы преобразования данных, применяемые в устройстве.
После проведения действий по конфигурированию устройства вычислительное ядро 1 переводит его в циклический режим получения и обработки входных данных, подлежащих преобразованию.
Блок входных данных посредством одного из интерфейсов блока интерфейсов 2 (процесс выбора интерфейса на фиг. 1 не показан) поступает на регистр 7. Поступившие данные преобразуются конвейером 5 с использованием заранее заданного алгоритма преобразования (в случае выбора или формирования алгоритма преобразования из алгоритмов блока криптопримитивов 6, данный алгоритм считывается из блока криптопримитивов 6). При этом для преобразования используется ключевая (параметрическая) информация из регистра 10.
После преобразования блок данных через регистр 8 поступает на один из интерфейсов блока интерфейсов 2 (процесс выбора интерфейса на (фиг. 1 не показан) для последующей передачи пользователю или для передачи по линии связи.
Размерность входного и преобразованного блока данных может определяться пользователем в процессе задания алгоритма (режима) работы устройства и ограничивается только техническими характеристиками регистров 7, 8.
Обработка остальных блоков входной информации происходит аналогичным образом. Вычислительное ядро 1 в блоке преобразователе 4 считывает состояние регистров 7-10 и в зависимости от информации регистра 9 производит преобразование входного блока данных посредством информации конвейера 5 и блока криптопримитивов 6. После преобразования блок данных через регистр 8 поступает на один из интерфейсов блока интерфейсов 2.
Предложенный в устройстве подход позволяет оперативно изменять алгоритм преобразования данных даже в процессе работы устройства посредством изменения информации в регистрах 9, 10. Для защиты от неправомерного изменения информации в этих регистрах могут использоваться программно-аппаратные средства обеспечения безопасности, размещаемые либо в блоке памяти 3 либо подключаемые через блок интерфейсов 2.
Следует отметить, что в качестве вычислительного ядра или интерфейса обмена может использоваться альтернативное вычислительное ядро или интерфейс обмена, например, вычислительное ядро или интерфейс обмена других производителей с сопоставимыми техническими характеристиками. Данная особенность устройства позволяет уменьшить массово-габаритные параметры за счет выбора оптимальной компоновки устройства и снять элементо-компонентную зависимость от конкретного типа составных частей устройства. Для защиты от неправомерного изменения вычислительного ядра могут использоваться программно-аппаратные средства обеспечения безопасности, размещаемые либо в блоке памяти 3 либо подключаемые через блок интерфейсов 2.
Таким образом, устройство адаптивного преобразования данных в режиме реального времени обеспечивает расширение функциональных возможностей за счет применения адаптивного способа загрузки алгоритма преобразования в процессе функционирования устройства и уменьшение массово-габаритных параметров за счет обеспечения универсальности при подключении вычислительных ядер и интерфейсов обмена.
Изготовлен лабораторный макет устройства адаптивного преобразования данных в режиме реального времени, испытания которого подтвердили осуществимость и практическую ценность заявляемого объекта.
Устройство адаптивного преобразования данных в режиме реального времени, содержащее блок кодирования, вычислительное ядро, первая группа входов/выходов которого соединена с группой входов/выходов блока интерфейсов, а вторая группа входов/выходов соединена с группой входов/выходов блока памяти, отличающееся тем то, что блок кодирования включает в себя конвейер, блок криптопримитивов, первый, второй, третий, четвертый регистры, первые входы/выходы которых объединены между собой и соединены с третьей группой входов/выходов вычислительного ядра, а вторые входы/выходы регистров объединены между собой и соединены с первым входом/выходом конвейера, второй вход/выход которого соединен с входом/выходом блока криптопримитивов.