Аналоговый процессор

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления и др.

Известны аналоговые процессоры (см., например, фиг.1 в описании изобретения к патенту РФ 2177643, кл. G06G 7/52, 2001 г.; фиг.1 в описании изобретения к патенту РФ 2281551, кл. G06G 7/52, 2006 г.), которые обеспечивают выбор минимального, супраминимального, медианного, субмаксимального или максимального из пяти входных аналоговых сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных аналоговых процессоров, относятся большие аппаратурные затраты.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип аналоговый процессор (фиг.1 в описании изобретения к патенту РФ 2281550, кл. G06G 7/52, 2006 г.), который содержит девятнадцать реляторов и обеспечивает выбор минимального, супраминимального, медианного, субмаксимального или максимального из пяти входных аналоговых сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится наличие четырех управляющих входов.

Техническим результатом изобретения является уменьшение числа управляющих входов при сохранении аппаратурного состава и функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в аналоговом процессоре, содержащем девятнадцать реляторов, каждый из которых содержит компаратор, подключенный выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей, выходы которых объединены и образуют выход релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы компаратора, присоединенные соответственно к входам замыкающего и размыкающего ключей, все реляторы сгруппированы в шесть групп так, что i-я и шестая группы содержат соответственно три и четыре релятора, входы управления j-х реляторов первой-пятой групп подключены к j-му управляющему входу аналогового процессора, в i-й группе выход первого и выход второго реляторов соединены соответственно с первым и вторым входами третьего релятора, выход третьего релятора первой группы и выходы третьих реляторов второй-пятой групп подключены соответственно к первому входу первого и вторым входам первого-четвертого реляторов шестой группы, в которой выход предыдущего релятора соединен с первым входом последующего релятора, а выход четвертого релятора является выходом аналогового процессора, особенность заключается в том, что вход управления третьего релятора i-й группы подключен к первому управляющему входу аналогового процессора, третий управляющий вход которого образован объединенными входами управления всех реляторов шестой группы.

На фиг.1 и фиг.2 представлены соответственно схема предлагаемого аналогового процессора и схема релятора, использованного при построении указанного процессора.

Аналоговый процессор содержит реляторы 1₁₁, ...,1₆₄. Каждый релятор содержит компаратор 2, подключенный выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей 4₁ и 4₃, выходы которых объединены и образуют выход релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы компаратора 2, присоединенные соответственно к входам ключей 4₁ и 4₂. Все реляторы сгруппированы в шесть групп так, что i-я и шестая группы содержат соответственно реляторы 1_i1, 1_i2, 1_i3 и 1₆₁, …, 1₆₄, входы управления реляторов 1_1j,..., 1_5j подключены к j-му управляющему входу аналогового процессора, третий управляющий вход которого образован объединенными входами управления реляторов 1₆₁, …, 1₆₄, выходы реляторов 1_i1 и 1_i2 соединены соответственно с первым и вторым входами релятора 1_i3, выход релятора 1₁₃ и выходы реляторов 1₂₃, …,1₅₃ подключены соответственно к первому входу релятора 1₆₁ и вторым входам реляторов 1₆₁, …, 1₆₄, выходы реляторов 1₆₁, _…, 1₆₃ соединены соответственно с первыми входами реляторов 1₆₂, …, 1₆₄, а выход релятора 1₆₄ является выходом аналогового процессора, первый управляющий вход которого подключен к входу управления релятора 1_i3.

Работа предлагаемого аналогового процессора осуществляется следующим образом. На его первом, втором, третьем управляющих входах фиксируются соответственно необходимые управляющие сигналы f₁,f₂,f₃∈{0,1}; на первый, второй входы релятора 1_i1, первый, второй входы релятора 1_i2 подается соответственно неповторяющийся набор x_i1, x_i2, x_i3, x_i4, образованный четырьмя неповторяющимися сигналами из входного кортежа аналоговых сигналов х₁,.…,х₅ (см. таблицу).

Если на входе управления релятора присутствует логический «0» (логическая «1») и сигнал на его первом входе больше либо меньше сигнала на его втором входе, то ключ 4₁ соответственно замкнут (разомкнут) либо разомкнут (замкнут), а ключ 4₂ соответственно разомкнут (замкнут) либо замкнут (разомкнут). Следовательно, если на входе управления релятора присутствует логический «0» (логическая «1»), то этот релятор будет выделять на своем выходе наибольший (наименьший) из сигналов, действующих на его первом и втором входах. Таким образом, операция, воспроизводимая предлагаемым процессором, определяется выражением

где символами ∨ и · (обозначены соответственно операции max и min.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый аналоговый процессор обеспечивает выбор минимального, супраминимального, медианного, субмаксимального или максимального из пяти входных аналоговых сигналов, а также имеет аппаратурный состав прототипа и меньшее по сравнению с последним число управляющих входов.

Аналоговый процессор для выбора минимального, супраминимального, медианного, субмаксимального или максимального из пяти входных аналоговых сигналов, содержащий девятнадцать реляторов, каждый из которых содержит компаратор, подключенный выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей, выходы которых объединены и образуют выход релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы компаратора, присоединенные соответственно к входам замыкающего и размыкающего ключей, причем все реляторы сгруппированы в шесть групп так, что i-я и шестая группы содержат соответственно три и четыре релятора, входы управления j-х реляторов первой-пятой групп подключены к j-му управляющему входу аналогового процессора, в i-й группе выход первого и выход второго реляторов соединены соответственно с первым и вторым входами третьего релятора, выход третьего релятора первой группы и выходы третьих реляторов второй-пятой групп подключены соответственно к первому входу первого и вторым входам первого-четвертого реляторов шестой группы, в которой выход предыдущего релятора соединен с первым входом последующего релятора, а выход четвертого релятора является выходом аналогового процессора, отличающийся тем, что вход управления третьего релятора i-й группы подключен к первому управляющему входу аналогового процессора, третий управляющий вход которого образован объединенными входами управления всех реляторов шестой группы.