Способ преобразования фазового сдвига в цифровой код

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Соввтввих

Социалистических

Республик

11„--;-.-.тф3йЬЙ

11/1ТЕБТИ0ТЕХЛ1ЧЕСКАЯ

БИБЛИОТЕКА

Зависимое от авт. свидетельства №

Кл. 21е, 36/03

Заявлено 18.Ч11.1967 (№ 1172907/26-10) с присоединением заявки №

Приоритет

Опубликовано 11.Ч1.1969. Бюллетень № 20

Дата опубликования описания 19.XI.1969

МПК G 01I

УДК 621.317.373 (088.8) Комитет по делам изобретений и открытий при Совете Министров

СССР

Автор изобретения

С. М. Маевский

Киевский политехнический институт

Заявитель

СПОСОБ ПРЕОБРАЗОВАНИЯ ФАЗОВОГО СДВИГА

В ЦИФРОВОЙ КОД

Изобретение относится к области электрои радиоизмерительной техники и предназначено для преобразования фазового сдвига в цифровой код.

Известные способы преобразования фазовых сдвигов в цифровой код с использованием компенсационного метода измерения имеют сравнительно невысокую точность.

Предлагаемый способ преобразования фазового сдвига в цифровой код позволяет повысить точность за счет того, что компенсацию измеряемого фазового сдвига производят на частоте биений сравниваемых по фазе напряжений с выходными напряжениями триггерных делителей частоты путем временного сдвига моментов заполнения этих делителей и считывают по достижении компенсации код одного из делителей при полном заполнении другого.

На чертеже представлена блок-схема устройства, реализующего предлагаемый способ.

Устройство содержит смесители 1 и 2, фазовый индикатор 8 нулевого сдвига, триггерные делители частоты 4 и 5, импульсный генератор б, импульсно-потенциальные схемы совпадения 7 — 10, дифференцирующую цепь

11, линию задержки 12, дешифратор 18, цифровое отсчетное устройство 14.

Сущность предлагаемого способа заключается в следующем.

Сравниваемые по фазе напряжения U, и

U> подаются на входы смесителей 1 и 2 двухканального преобразователя частоты. На вторые входы смесителей подключают выходные напряжения триггерных делителей частоты 4 и 5, на входы которых подано напряжение импульсного генератора б.

Триггерные делители частоты выполняют роль дискретных фазовращателей, позволяюN щих установить фазовый сдвиг их выходных напряжений в пределах 0 — 360 .

Изменение фазы выходных напряжений триггерных делителей достигается путем временного сдвига моментов их заполнения.

15 С целью получения дискретности фазы выходных напряжений делителей частоты, пропорциональной единице измерения фазовых сдвигов в градусах, коэффициент деления частоты делителей 4 и 5 выбирают равным

20 360 10", где п — число ряда О, 1,2, например, при необходимости получения дискретности изменения фазы выходных напряжений делителей, равной 0,1 . Коэффициент деления выбирают равным 3600 (и = 1).

25 Фазовый сдвиг выходных напряжений делителей частоты 4 и 5 используется в качестве компенсирующего при измерении угла сдвига фаз между сравниваемыми напряжениями. При этом выходные напряжения сме30 сителей 1 и 2, частота которых равна частоте

245914

Составитель Г, Н. Кучеренко

Редактор М. В. Афанасьева Тсхред Л. Я. Левина Корректоры: А. Николаева и Л. Корогод

Заказ 2746/5 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2 биений, т. е. разностной частоте сравниваемых напряжений и выходных напряжений делителей, подаются на входы .фазового индикатора 8 нулевого сдвига. Фазовый сдвиг делителей частоты автоматически изменяется до достижения равенства его измеряемому фазовому сдвигу между сравниваемыми напряжениями.

Измерение фазового сдвига делителей достигается временным сдвигом моментов их заполнения. Для этого короткие импульсы, полученные с помощью дифференцирующей цепи 11, подключенной к выходу одного из делителей, например 4, подаются через линию задержки 12 и схемы совпадения 7 или

8 на входы одного из делителей. ,Линия задержки 12 обеспечивает выполнение условия несовпадения импульсов генератора б и коротких выходных импульсов дифференцирующей цепи 11.

Схемы совпадения 7 и 8 управляются входным напряжением фазового индикатора 3.

При этом одна из схем совпадения открывается напряжением положительной полярности, другая — напряжением отрицательной полярности. Выбор полярности схем совпадения 7 и 8 осуществляют таким образом, чтобы сдвиг фазы выходных напряжений делителей изменялся в сторону компенсации измеряемого сдвига фаз между сравниваемыми напряжениями.

По достижении компенсации результат измерения определяется разностью фаз выходных напряжений триггерных делителей, что, в свою очередь, определяется разностью кодов, представленных состояниями триггеров делителей.

Для упрощения операции вычитания кодов, по достижении компенсации разностный код

5 считывается с одного из делителей при полном заполнении другого. Считываемый код преобразуется в десятичный с помощью дешифратора 18 и поступает на цифровое отсчетное устройство 14.

10 При измерении больших по значению фазовых сдвигов можно произвести установку необходимого значения компенсирующего сдвига небольшим количеством коротких импульсов, значительно сократив время компенса15 ции. Для этого короткие импульсы наряду с подачей их на вход одного из делителей подают также на входы его старших разрядов с помощью схем совпадения 9 и 10, порог срабатывания которых устанавливается исходя

20 из номера выоранного старшего разряда делителей.

Предмет изобретения

Способ преобразования фазового сдвига в

25 цифровой код с использованием компенсационного метода измерения, отличающийся тем, что, с целью повышения точности, компенсацию измеряемого фазового сдвига производят на частоте биений сравниваемых по

З0 фазе напряжений с выходными напряжениями триггерных делителей частоты путем временного сдвига моментов заполнения этих делителей и считывают при достижении компенсации код одного из делителей при полном

35 заполнении другого.