Оперативный контроллер суммарной мощности нагрузки группы энергопотребителей

 

Изобретение относится к области измерительной и вычислительной техники и предназначено для оперативного контроля суммарной текущей мощности нагрузки группы энергопотребителей в узлах нагрузки электроэнергетических систем и системах электроснабжения предприятий. Техническим результатом является расширение функциональных возможностей устройства за счет обеспечения возможности оперативного контроля суммарной мощности многофидерной нагрузки. Заявленное изобретение содержит датчик мощности, D-триггеры, коммутатор, аналоговые блоки памяти, сумматор, элемент И, элемент НЕ, аналого-цифровой преобразователь, источники опорного напряжения, регистр, дешифраторы, цифровой индикатор, счетчики, цифровые блоки памяти, генератор опорной частоты, распределитель импульсов, цифроаналоговые преобразователи, операционный усилитель, ключ, токоограничивающий резистор. 1 з.п. ф-лы, 4 ил.

Изобретение относится к области измерительной и вычислительной техники и предназначено для оперативного контроля суммарной текущей мощности нагрузки группы энергопотребителей в узлах нагрузки электроэнергетических систем и системах электроснабжения предприятий, оснащенных счетчиками электроэнергии с телеметрическим выходом.

Известно автоматическое устройство для определения текущей совмещенной электрической нагрузки предприятия /1/, содержащее блок приема информации, счетчик-усреднитель, сдвигающий регистр, счетчик текущей мощности предприятия, элемент ИЛИ, счетчик-распределитель, дешифратор распределения, генератор, блок управления, блок индикации и регистрации.

Недостатками аналога являются низкое быстродействие (поскольку текущая мощность определяется как усредненная на получасовом интервале) и невысокая точность (за счет сглаживания при усреднении).

Аналогом также является устройство для измерения избыточной мощности энергопотребителя /2/, содержащее дифференциальный интегратор, делительный блок, генератор линейно изменяющегося напряжения, три сумматора, блок задания максимума нагрузки, преобразователь частоты в напряжение, преобразователь кода в напряжение, преобразователь мощности в частоту.

Недостатками этого аналога, как и предыдущего, являются низкое быстродействие и невысокая точность, поскольку измеряемые им параметры усредняются на интервале длительностью 3-5 минут.

Наиболее близким техническим решением к предлагаемому является устройство для оперативного контроля текущей мощности нагрузки энергопотребителя /3/, содержащее датчик мощности, генератор опорной частоты, элемент И, триггер, счетчик, два регистра, аналого-цифровой и цифроаналоговый преобразователи, два источника опорного напряжения, дешифратор, индикатор, три одновибратора.

Недостатком прототипа являются его узкие функциональные возможности, а именно, возможность контроля мощности нагрузки только одного потребителя и невозможность контроля мощности многофидерной нагрузки.

Техническая задача, решаемая изобретением - расширение функциональных возможностей устройства за счет обеспечения возможности оперативного контроля суммарной мощности нагрузки: - группы энергопотребителей; - энергопотребителя, имеющего несколько вводов.

Поставленная цель достигается тем, что в устройство для оперативного контроля текущей мощности нагрузки энергопотребителя, содержащее первый датчик мощности, генератор опорной частоты, первый элемент И, выход которого соединен с тактовым входом первого счетчика, первый цифроаналоговый преобразователь, аналого-цифровой преобразователь, вход опорного напряжения которого подключен к выходу первого источника опорного напряжения, а цифровой информационный выход соединен с информационным входом регистра, вход записи которого подключен к выходу окончания цикла аналого-цифрового преобразователя, а выход через первый дешифратор соединен с информационным входом цифрового индикатора, первый и второй одновибраторы, SR-триггер, дополнительно введены сумматор, элемент НЕ, второй и третий элементы И, второй цифроаналоговый преобразователь, второй источник опорного напряжения, второй дешифратор, операционный усилитель, ключ, токоограничивающий резистор, первый, второй и третий цифровые блоки памяти, распределитель импульсов, второй счетчик, n (где n - число фидеров потребления электроэнергии) аналоговых блоков памяти, n D-триггеров, коммутатор, n - 1 датчиков мощности, причем выход каждого i-го (где i = 1...n) датчика мощности соединен со входом синхронизации i-го D-триггера, информационные входы D-триггеров с первого по n-й объединены между собой и соединены с шиной единичного потенциала контроллера, шина нулевого потенциала которого соединена с неинвертирующим входом операционного усилителя, выход которого соединен с объединенными информационными входами аналоговых блоков памяти с первого по n-й, выходы которых соединены со входами сумматора, выход которого соединен с информационным входом аналогоцифрового преобразователя, выход второго счетчика соединен с объединенными адресными входами первого и второго цифровых блоков памяти, а также управляющими входами коммутатора и второго дешифратора, каждый i-тый (где i = 1...n) инверсный выход которого соединен с инверсным управляющим входом i-го аналогового блока памяти и со входом установки нуля i-го D-триггера, прямые выходы D-триггеров с первого по n-й соединены соответственно с информационными входами коммутатора, выход которого соединен со входом установки единицы SR-триггера, вход стробирования второго дешифратора подключен к выходу первого одновибратора, выход первого счетчика соединен с информационным входом первого цифрового блока памяти, группы младших и средних разрядов выхода которого соединены с информационным входом первого счетчика, а старший разряд выхода через элемент НЕ соединен с первым входом первого элемента И, выход которого соединен с тактовым входом первого счетчика, вход установки нуля которого подключен к выходу второго элемента И, первый вход которого объединен с первым входом третьего элемента И и подключен к прямому выходу SR-триггера, группа средних разрядов выхода первого цифрового блока памяти соединена с информационными входами второго цифрового блока памяти, группа младших разрядов выхода которого соединена с цифровым информационным входом первого цифроаналогового преобразователя, аналоговый вход опорного напряжения которого подключен к выходу операционного усилителя, связанному через последовательно соединенные ключ и токоограничивающий резистор с инвертирующим входом операционного усилителя и с информационными выходами первого и второго цифроаналоговых преобразователей, вход опорного напряжения последнего подключен к выходу второго источника опорного напряжения, а цифровой информационный вход - к выходу третьего цифрового блока памяти, адресный вход которого подключен к выходу второго счетчика, старший разряд выхода второго цифрового блока памяти соединен с управляющим входом ключа, выход генератора опорной частоты соединен с тактовым входом распределителя импульсов, выходы которого соединены соответственно первый - со входом стробирования коммутатора, а также через второй одновибратор - с инверсным входом первого одновибратора, второй - со входом записи первого счетчика и вторым входом третьего элемента И, третий - со вторым входом первого элемента И, четвертый - со вторым входом второго элемента И, пятый - со входом записи первого цифрового блока памяти и входом установки нуля SR-триггера, шестой - со входом запуска аналого-цифрового преобразователя и тактовым входом второго счетчика, выход третьего элемента И соединен со входом записи второго цифрового блока памяти; сумматор содержит операционный усилитель, выход которого соединен с выходом сумматора, а неинвертирующий вход соединен с шиной нулевого потенциала, инвертирующий вход операционного усилителя через резистор обратной связи соединен с выходом сумматора и через входные резисторы связан со входами сумматора.

Существенными отличиями предлагаемого технического решения является введение новых элементов в устройство (n аналоговых блоков памяти, n D-триггеров, n - 1 датчиков мощности, сумматора, коммутатора, первого, второго и третьего цифровых блоков памяти, распределителя импульсов, второго дешифратора, второго счетчика, операционного усилителя с включенными в цепь его обратной связи первым цифроаналоговым преобразователем, а также ключем и токоограничивающим резистором, второго цифроаналогово преобразователя, вход опорного напряжения которого подключен к выходу второго источника опорного напряжения, а цифровой информационный вход - к выходу третьего цифрового блока памяти) и организация связей между ними. Эти существенные отличия обеспечивают достижение положительного эффекта - расширение функциональных возможностей устройства за счет обеспечения возможности оперативного контроля суммарной мощности многофидерной нагрузки.

На фиг.1 представлена структурная схема устройства, на фиг. 2 предложен вариант реализации сумматора, а на фиг. 3 и 4 приведены графики изменений напряжения на элементах схемы устройства.

Устройство (см. фиг. 1) содержит n (где n - число фидеров потребления электроэнергии) датчиков 1 - 3 мощности (ДМ), выходы которых соединены соответственно со входами синхронизации D-триггеров 4 - 6, информационные входы которых объединены и соединены с шиной единичного потенциала, а прямые выходы соединены соответственно с информационными входами коммутатора 7, выход которого соединен со входом установки единицы SR-триггера 8, прямой выход которого соединен с объединенными первыми входами второго 9 и третьего 10 элементов И, n аналоговых блоков 11 - 13 памяти (АБП), выходы которых соединены со входами сумматора 14, выход которого соединен с информационным входом аналого-цифрового преобразователя (АЦП) 15, вход опорного напряжения которого подключен к выходу первого источника 16 опорного напряжения (ИОН), а цифровой информационный выход соединен с информационным входом регистра 17, вход записи которого подключен к выходу окончания цикла АЦП 15, а выход через первый дешифратор 18 соединен с информационным входом цифрового индикатора 19, второй счетчик 20, выход которого соединен с объединенными адресными входами первого 21, второго 22 и третьего 23 цифровых блоков памяти (ЦБП), а также управляющими входами коммутатора 7 и второго дешифратора 24, инверсные выходы которого соединены соответственно со входами установки нуля D-триггеров 4 - 6 и инверсными управляющими входами АБП 11 - 13, генератор 25 опорной частоты (ГОЧ), выход которого соединен с тактовым входом распределителя 26 импульсов (РИ), выходы которого соединены соответственно первый - со входом стробирования коммутатора 7 и через последовательно соединенные второй 27 и первый 28 одновибраторы - со входом стробирования второго дешифратора 24, второй - со входом записи первого счетчика 29 и вторым входом третьего элемента И 10, третий - со вторым входом первого элемента И 30, четвертый - со вторым входом второго элемента И 9, пятый - со входом записи первого ЦБП 21 и входом установки нуля SR-триггера 8, шестой - со входом запуска АЦП 15 и тактовым входом второго счетчика 20, группа средних разрядов выхода первого ЦБП 21 соединена с информационным входом второго ЦБП 22, группы средних и младших разрядов первого ЦБП 21 соединены с информационным входом первого счетчика 29, выход которого соединен с информационным входом первого ЦБП 21, старший разряд выхода которого через элемент НЕ 31 соединен с первым входом первого элемента И 30, выход которого соединен с тактовым входом первого счетчика 29, вход установки нуля которого подключен к выходу второго элемента И 9, выход третьего элемента И 10 соединен со входом записи второго ЦБП 22, группа младших разрядов выхода которого соединена с цифровым информационционным входом первого цифроаналогового преобразователя (ЦАП) 32, аналоговый вход опорного напряжения которого подключен к выходу операционного усилителя (ОУ) 33, связан с объединенными информационными входами АБП 11-13 и через последовательно соединенные ключ 34 и токоограничивающий резистор 35 соединен с инвертирующим входом ОУ 33 и с информационными выходами первого ЦАП 32 и второго ЦАП 36, цифровой информационный вход которого подключен к выходу третьего ЦБП 23, а вход опорного напряжения подключен к выходу второго ИОН 37, неинвертирующий вход ОУ 33 соединен с шиной нулевого потенциала, старший разряд выхода второго ЦБП 22 соединен с управляющим входом ключа 34.

Сумматор 14 (см. фиг. 2) содержит ОУ 38, выход которого соединен с выходом сумматора 14, а неинвертирующий вход соединен с шиной нулевого потенциала, инвертирующий вход ОУ 38 через резистор 39 обратной связи соединен с выходом сумматора 14 и через входные резисторы 40 - 41 связан со входами сумматора 14.

Генератор 25 опорной частоты выполняется кварцевым, высокая стабильность его частоты гарантирует высокую точность работы контроллера. Значение частоты ГОЧ 25, в зависимости от числа контролируемых фидеров, а также планируемой точности устройства, может быть выбрано в интервале от 1 до 100 кГц.

Для обеспечения высокой точности работы контроллера число двоичных разрядов информации, хранящейся в ячейках первого ЦБП 21 и счетчике 29, задается равным 16-20, а в ячейках второго ЦБП 22 - на 2 декады меньшим, т.е. 8 - 12. В связи с этим группа средних разрядов выхода ЦБП 21 содержит 8 - 12 двоичных разрядов, а группа младших разрядов - 8 двоичных разрядов.

В качестве ДМ 1 - 3 используются счетчики электроэнергии с телеметрическим выходом, например САЗУ-И687, СР4У-И689 и др.

В ячейках третьего ЦБП 23 размещаются двоичные коды цены импульсов С_иi соответствующих датчиков мощности 1 - 3.

Контроллер работает следующим образом.

Первичная информация об энергопотреблении по каждому фидеру поступает от датчиков мощности 1 - 3 в виде коротких прямоугольных импульсов напряжения (см. фиг.3), частота которых пропорциональна потребляемой мощности. Косвенное определение частоты выходных импульсов ДМ 1 - 3 через длительность периодов их следования осуществляется путем подсчета импульсов ГОЧ 25.

Рассмотрим более подробно работу одного из каналов приема информации, например, поступающей от ДМ 1 (см. фиг. 3,4).

На выходе ДМ 1 появляются прямоугольные импульсы напряжения, частота которых f₁ пропорциональна текущей мощности нагрузки Р₁ (t) первого энергопотребителя (ЭП). Очередной такой импульс появляется на выходе ДМ 1 в момент времени t₁ (см. U₁ на фиг.4). По переднему фронту этого импульса в D-триггер 4 вписывается единица - в результате на прямом выходе D-триггера 4, приложенном к первому входу коммутатора 7, появляется единичное напряжение (см. U₄ на фиг. 4).

В момент времени t₂ на выходе генератора 25 появляется очередной импульс и переводит РИ 26 в состояние, при котором управляющий импульс появляется на его первом выходе (см. U_26-1 на фиг. 4).

В момент времени t₂ счетчик 20 находится в нулевом состоянии и его выходной код 0000 приложен к адресным входам ЦБП 21, 22 и 23, а также к управляющим входам коммутатора 7 и дешифратора 24. При этом в случае стробирования на выход коммутатора 7 передается информация, приложенная к его первому входу, и, соответственно, нулевой отрицательный импульс появляется на первом выходе дешифратора 24; на выходе ЦБП 23 присутствует код цены импульса С_и1 первого ДМ 1; на выходе ЦБП 21 присутствует информация, хранящаяся в его первой ячейке с адресом 0000 - код числа , пропорционального длительности периода исследования импульсов ДМ 1 и количеству импульсов ГОЧ 25 на интервале t' - t₁ (см. U₁ на фиг.3); на выходе ЦБП 22 присутствует информация, хранящаяся также в его первой ячейке с адресом 0000 - код числа , пропорционального длительности периода следования импульсов ДМ 1 и количеству импульсов ГОЧ 25 на интервале t'' - t' (см. U₁ на фиг.3), предшествующему интервалу t' - t₁, где - частота импульсов на выходе ДМ 1; K'₁ - постоянный коэффициент пропорциональности для ДМ 1.

Весовые значения соответствующих двоичных разрядов чисел , хранящихся в ячейках с адресом 0000 ЦБП 21 и 22, различны, поскольку число в ЦБП 21 содержит, например, 16 разрядов, а число в ЦБП 22 - 8 (старших) разрядов аналогичной информации за другой период следования импульсов ДМ 1.

Частота импульсов на выходе ДМ 1 пропорциональна мощности первого энергопотребителя (ЭП) (2) где К''₁ - постоянный коэффициент пропорциональности для ДМ 1. Учитывая формулы (1) и (2), можно записать (3) К инвертирующему входу ОУ 33 подключены выходы ЦАП 32 и 36. Выходной ток ЦАП 32 равен
(4)
где - выходное напряжение ОУ 33 в момент времени t₂;
R₃₂ - эквивалентное сопротивление ЦАП 32 при полном значащем коде (N₃₂ - 1) на цифровом входе ЦАП 32.

Выходной ток ЦАП 36 равен
(5)
где U₃₇ - выходное напряжение ИОН 37;
R₃₆ - эквивалентное сопротивление ЦАП 36 при полном значащем коде (N₃₆ - 1) на цифровом входе ЦАП 36;
С_и1 - цена импульса ДМ 1.

Учитывая, что , а также, что для идентичных ЦАП 32 и 36 R₃₂ = R₃₆ и N₃₂ - 1 = N₃₆ - 1, можно записать
(6)
или
(7)
Откуда выходное напряжение ОУ 33 пропорционально контролируемой мощности первого энергопотребителя

где К_э1 - эквивалентный коэффициент пропорциональности между выходным напряжением ОУ 33 и мощностью .

Коэффициент К_э1 определяется по формуле

Для удобства эксплуатации и настройки устройства коэффициент К_э1 задается одинаковым для всех входных каналов контроллера, что позволяет получать на выходе ОУ 33, а также каждого АБП 11 - 13 значения мощностей Р₁ в одном масштабе и далее суммировать их с помощью сумматора 14, имеющего равноценные входы.

Хотя коэффициент К_э1 и одинаков для всех каналов контроллера, однако его составляющие, определяемые формулой (9), или изначально заданы различными (С_и1 - составляющая, определяемая параметрами контролируемого i-го ЭП и, как следствие, параметрами i-го датчика мощности), или могут варьироваться с целью максимально полного использования рабочего поля цифровых входов ЦАП 32 и 36, наиболее эффективного использования рабочего диапазона АЦП 15 и получения максимальной разрешающей способности устройства.

Появляющийся в момент времени t₂ на первом выходе РИ 26 управляющий импульс (см. U_26-1 на фиг. 4) стробирует коммутатор 7, а также запускает одновибратор 27. При стробировании коммутатора 7, учитывая, что к его первому информационному входу приложено единичное напряжение с прямого выхода D-триггера 4, а к управляющему входу - код 0000 с выхода счетчика 20, на его выходе появляется единичное напряжение (см. U₇ на фиг. 4). Единичный импульс напряжения U₇ с выхода коммутатора 7 в момент времени t₂ опрокидывает RS-триггер 8 в единичное состояние - на его прямом выходе при этом появляется единичное напряжение U₈ (см. U₈ на фиг. 4), которое прикладывается к первым входам элементов И 9 и 10.

В момент времени t₃, заканчиваясь, выходной импульс одновибратора 27 запускает своим задним фронтом одновибратор 28, выходной короткий импульс которого стробирует второй дешифратор 24. В результате на первом выходе дешифратора 24 появляется также короткий отрицательный импульс напряжения, который: 1) переводит в нулевое состояние D-триггер 4, воздействуя на его вход установки нуля, и, 2) прикладываясь к инверсному управляющему входу АБП 11, вписывает в него с выхода ОУ 33 напряжение , соответствующее мощности .

В момент времени t₄ на втором выходе РИ 26 появляется управляющий импульс, который записывает с выхода ЦБП 21 в счетчик 29 информацию (код числа ), накопленную на интервале t' - t₁ (см. U₁ на фиг.3), а также, проходя через элемент И 10 (см. U₁₀ на фиг. 4), вписывает эту информацию (код числа в ЦБП 22 (в ячейке которого с адресом 0000 до этого момента хранился код ).

В момент времени t₅ на третьем выходе РИ 26 появляется управляющий импульс, который, проходя через элемент И 30, увеличивает на единицу содержимое счетчика 29 - число - содержимое счетчика 29 становится равным . В том случае, если число оказывается достаточно большим (например, оно было равно 1000000000000000 в двоичном коде при 16-разрядной реализации ЦБП 21) и на старшем разряде выхода ЦБП 21 присутствует единичное напряжение, то, благодаря элементу НЕ 31, элемент И 30 не пропускает на тактовый вход счетчика 29 управляющий импульс с третьего выхода РИ 26, и содержимое счетчика 21 при этом остается прежним, т.е. равным . Такая ситуация складывается в том случае, когда длительность периода оказывается большой, соответственно, частота - очень низкой, соответствующей минимальному различимому значению мощности первого ЭП . Соответственно, в таких ситуациях напряжение старшего разряда выхода ЦБП 22 также является единичным и, воздействуя на управляющий вход ключа 34, оно открывает ключ 34, шунтирующий через резистор 35 ЦАП 32. Поскольку сопротивление резистора 35 на 2 порядка меньше сопротивления ЦАП 32 при полном значащем коде на его цифровом информационном входе, то выходное напряжение ОУ 33 спадает до нуля, что и соответствует контролю нулевой мощности первого энергопотребителя.

В момент времени t₆ на четвертом выходе РИ 26, появляется управляющий импульс, который, проходя через элемент И 9, обнуляет содержимое счетчика 29 - оно становится равным 0000000000000000.

В момент времени t₇ на пятом выходе РИ 26 появляется управляющий импульс, который вписывает нулевое содержимое счетчика 29 в ЦБП 21, а также переводит в нулевое состояние триггер 8.

В момент времени t₈ на шестом выходе РИ 26 появляется и управляющий импульс, который запускает АЦП 15, а также, воздействуя на тактовый вход счетчика 20, увеличивает его содержимое на единицу - оно становится равным 0001.

Код счетчика 0001 прикладывается к адресным входам ЦБП 21-23 и управляющим входам коммутатора 7 и дешифратора 24 - с этого момента начинается обработка информации о втором энергопотребителе, поступающей от ДМ 2. Процесс ее обработки аналогичен описанному выше.

Таким образом, по кольцу, последовательно обрабатывается информация, поступающая от датчиков мощности 1 - 3. После обработки всех ДМ 1 - 3 код счетчика 20 вновь становится равным 0000 (например, в момент времени t₉ на фиг. 4 - ось времени на фиг.4 имеет разрывы, поскольку фактически на интервале времени t₂ - t₉ нужно было бы показать n х 8 импульсов ГОЧ 25, что практически невозможно).

Появляющийся в момент времени t₉ управляющий импульс на первом выходе РИ 26 запускает одновибратор 27 и стробирует коммутатор 7. Однако учитывая, что к первому входу коммутатора 7 в этот момент времени приложено нулевое напряжение с выхода D-триггера 4, при стробировании коммутатора 7 на его выходе не появляется управляющий импульс и, соответственно, SR-триггер 8 остается в нулевом состоянии - нулевое напряжение с его прямого выхода приложено к первым входам элементов И 9 и 10.

В момент времени t₁₀ запускается одновибратор 28, стробирующий дешифратор 24. На первом выходе дешифратора 24 появляется короткий отрицательный импульс напряжения, который, прикладываясь к инверсному управляющему входу АБП 11, вписывает в него с выхода ОУ 33 напряжение , соответствующее мощности первого ЭП на интервале времени t' - t₁, (см. фиг. 3). Эта операция вписывания с выхода ОУ 33 в АБП 11 напряжения своего рода непрерывная "подкачка" информации) в дальнейшем повторяется через каждые n х 8 тактов ГОЧ 25 - в момент времени t₁₆ и т.д. (см. U₂₆ на фиг. 4) - до момента времени t₁₇ (см. U₁ на фиг.3), в который появляется очередной импульс на выходе ДМ 1.

Появляющийся в момент времени t на втором выходе РИ 26 импульс вписывает из ячейки ЦБП 21 с адресом 0000 код числа n₁ = 0000000000000000 в счетчик 29. Учитывая, что к первому входу элемента И 10 приложено нулевое напряжение с выхода SR-триггера 8, этот код не записывается в ЦБП 22, в котором в ячейке с адресом 0000 по-прежнему остается накопленная ранее информация - код числа .

Появляющийся в момент времени t₁₂ на третьем выходе РИ 26 импульс увеличивает на единицу содержимое счетчика 29 - оно становится равным n = 0000000000000001.

Появляющийся в момент времени t₁₃ на четвертом выходе РИ 26 импульс достигает второго входа элемента И 9, однако дальше не пропускается этим элементом, поскольку к его первому входу приложено нулевое напряжение с выхода SR-триггера 8. В связи с этим информация в счетчике 29 не изменяется.

Появляющийся в момент времени t₁₄ на пятом выходе РИ 26 импульс возвращает в ячейку с адресом 0000 ЦБП 21 увеличенное на единицу число n = 0000000000000001, а также, воздействуя на вход установки нуля SR-триггера 8, подтверждает его нулевое состояние.

Появляющийся в момент времени t₁₅ на шестом выходе РИ 26 импульс запускает АЦП 15, а также увеличивает на единицу содержимое счетчика 20 - оно становится равным 0001 и т.д.

Далее продолжается непрерывная последовательная обработка по кольцу информации, поступающей от датчиков мощности 2-3, а также обновляется или подтверждается информация в АБП 11 - 13.

Выходные напряжения АБП 11 - 13, пропорциональные измеряемым мощностям Р₁. . . . Р_n энергопотребителей, поступают на входы сумматора 14, выходное напряжение которого пропорционально суммарной мощности P всех ЭП
(10)
Напряжение U₁₄ прикладывается к информационному входу АЦП 15, ко входу опорного напряжения которого приложено выходное напряжение U₁₆ первого ИОН 16.

Выходной код АЦП 15, который формируется после запуска АЦП 15 очередным импульсом с шестого выхода РИ 26 и затем записывается в регистр 17, равен
(11)
где N₁₅ - максимальный код на выходе АЦП 15, соответствующий его рабочему диапазону;
К_э - эквивалентный коэффициент пропорциональности всего устройства, определяемый по формуле
(12)
Код АЦП15, который пропорционален контролируемой суммарно текущей мощности P нагрузки группы энергопотребителей, отображается на цифровом индикаторе 19. Число десятичных разрядов индикатора 19 (положение запятой), а также размерность отображаемых значений мощности (МВт или кВт) выбирается путем варьирования коэффициентов К_э1 и K_э и их составляющих по формулам (9) и (12).

Преимуществом предлагаемого устройства по сравнению с известными является расширение его функциональных возможностей за счет обеспечения возможности оперативного контроля суммарной мощности многофидерной нагрузки: группы энергопотребителей; энергопотребителя, имеющего несколько вводов.

Источники информации
1. Авторское свидетельство СССР N 521525, кл. G 01 R 21/00,1976.

2. Авторское свидетельство СССР N 1114965, кл. G 01 R 21/00, 1984.

3. Патент РФ N 2066056, кл. G 01 R 21/00, 1996 (прототип).

Формула изобретения

1. Оперативный контроллер суммарной мощности нагрузки группы энергопотребителей, содержащий первый датчик мощности, генератор опорной частоты, первый элемент И, выход которого соединен с тактовым входом первого счетчика, первый цифроаналоговый преобразователь, аналого-цифровой преобразователь, вход опорного напряжения которого подключен к выходу первого источника опорного напряжения, а цифровой информационный выход соединен с информационным входом регистра, вход записи которого подключен к выходу окончания цикла аналого-цифрового преобразователя, а выход через второй дешифратор соединен с информационным входом цифрового индикатора, первый и второй одновибраторы, SR-триггер, отличающийся тем, что в него дополнительно введены сумматор, элемент НЕ, второй и третий элементы И, второй цифроаналоговый преобразователь, второй источник опорного напряжения, первый дешифратор, операционный усилитель, ключ, токоограничивающий резистор, первый, второй и третий цифровые блоки памяти, распределитель импульсов, второй счетчик, n (где n - число фидеров потребления электроэнергии) аналоговых блоков памяти, n D-триггеров, коммутатор, (n - 1)датчиков мощности, причем выход каждого i-го (где i = 1 . . . n) датчика мощности соединен со входом синхронизации i-го D-триггера, информационные входы D-триггеров с первого по n-ый объединены между собой и соединены с шиной единичного потенциала контроллера, шина нулевого потенциала которого соединена с неинвертирующим входом операционного усилителя, выход которого соединен с объединенными информационными входами аналоговых блоков памяти с первого по n-ый, выходы которых соединены со входами сумматора, выход которого соединен с информационным входом аналого-цифрового преобразователя, выход второго счетчика соединен с объединенными адресными входами первого и второго цифровых блоков памяти, а также управляющими входами коммутатора и первого дешифратора, каждый i-ый (где i = 1 ... n) инверсный выход которого соединен с инверсным управляющим входом i-го аналогового блока памяти и со входом установки нуля i-го D-триггера, прямые выходы D-триггеров с первого по n-ый соединены соответственно с информационными входами коммутатора, выход которого соединен со входом установки единицы SR-триггера, вход стробирования первого дешифратора подключен к выходу первого одновибратора, выход первого счетчика соединен с информационным входом первого цифрового блока памяти, группы младших и средних разрядов выхода которого соединены с информационным входом первого счетчика, а старший разряд выхода через элемент НЕ соединен с первым входом первого элемента И, вход установки нуля первого счетчика подключен к выходу второго элемента И, первый вход которого объединен с первым входом третьего элемента И и подключен к прямому выходу SR-триггера, группа средних разрядов выхода первого цифрового блока памяти соединена с информационными входами второго цифрового блока памяти, группа младших разрядов выхода которого соединена с цифровым информационным входом первого цифроаналогового преобразователя, аналоговый вход опорного напряжения которого подключен к выходу операционного усилителя, связанному через последовательно соединенные ключ и токоограничивающий резистор с инвертирующим входом операционного усилителя и с информационными выходами первого и второго цифроаналоговых преобразователей, вход опорного напряжения последнего подключен к выходу второго источника опорного напряжения, а цифровой информационный вход - к выходу третьего цифрового блока памяти, адресный вход которого подключен к выходу второго счетчика, старший разряд выхода второго цифрового блока памяти соединен с управляющим входом ключа, выход генератора опорной частоты соединен с тактовым входом распределителя импульсов, выходы которого соединены соответственно первый - со входом стробирования коммутатора, а также через второй одновибратор - с инверсным входом первого одновибратора, второй - со входом записи первого счетчика и вторым входом третьего элемента И, третий - со вторым входом первого элемента И, четвертый - со вторым входом второго элемента И, пятый - со входом записи первого цифрового блока памяти и входом установки нуля SR-триггера, шестой - со входом запуска аналого-цифрового преобразователя и тактовым входом второго счетчика, выход третьего элемента И соединен со входом записи второго цифрового блока памяти.

2. Контроллер по п.1, отличающийся тем, что сумматор содержит операционный усилитель, выход которого соединен с выходом сумматора, а неинвертирующий вход соединен с шиной нулевого потенциала, инвертирующий вход операционного усилителя через резистор обратной связи соединен с выходом сумматора и через входные резисторы связан со входами сумматора.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4

QB4A Регистрация лицензионного договора на использование изобретения

Лицензиар(ы): Ермаков Владимир Филиппович

Вид лицензии*: НИЛ

Лицензиат(ы): Общество с ограниченной ответственностью "Хозрасчетный центр "Интеграл"

Договор № РД0031526 зарегистрирован 23.01.2008

Извещение опубликовано: 10.03.2008        БИ: 07/2008

* ИЛ - исключительная лицензия        НИЛ - неисключительная лицензия