Устройство для демодуляции дискретных сигналов в каналах с группированием ошибок

 

Изобретение относится к радиосвязи и мотет использоваться в системах передачи дискретной информации со сверточным кодированием по каналам связи с рассеянием энергии принимаемых сигналов (каналы с памятью), подверженных замираниям и действию аддитивных помех. Технический результат - повышение помехоустойчивости приема дискретных сигналов со сверточным кодированием в каналах с группированием ошибок. Это достигается тем, что в устройстве для демодуляции дискретных сигналов в каналах с группированием ошибок введены блок наложения задержанных информационных символов, регистр решений, второй блок сравнения, блок формирования опорных сигналов, блок анализа состояния канала, регистр признаков состояния канала, второй решающий блок, второй кодер, блок восстановления задержанных на передаче информационных символов, коммутатор решений. 5 ил.

Изобретение относится к радиосвязи и может использоваться в системах передачи дискретной информации со сверточным кодированием по каналам связи с рассеянием энергии принимаемых сигналов (каналы с памятью), подверженных замираниям и действию аддитивных помех.

Известен способ [1], в котором процессы демодуляции и декодирования выполняются последовательно во времени, причем при демодуляции дискретных сигналов в канале связи с рассеянием используют устройство, которое реализует этот способ, содержащее блок измерения импульсной реакции канала связи, блок формирования сигналов предыскажения, блок формирования опорных сигналов, вычитающий блок, блок сравнения, блок решения, выходной регистр, при этом входы вычитающего блока и блока измерения импульсной реакции канала связи являются входом устройства, в блоке формирования опорных сигналов, вход которого соединен с выходом блока измерения импульсной реакции канала связи, а выходы - со входами блока сравнения, формируются всевозможные комбинации посылок ожидаемого сигнала, в блоке решения, последовательно соединенного с блоком измерения импульсной реакции канала связи, блоком формирования сигналов предыскажения, вычитающим блоком, блоком сравнения и выходным регистром, регистрируют знак первой посылки выбранной комбинации, которая совпадает с разностным сигналом, и выход блока решения является выходом устройства, а при декодировании используют устройство декодирования сверточных кодов (например, декодер максимального правдоподобия сверточных кодов - декодер Витерби [2, стр. 156, Рис. 5.5], содержащее последовательно соединенные аналогово-цифровые преобразователи, коммутатор, вычислитель метрик ветвей, процессор, устройство памяти выживших путей, мажоритарного элемента, выход которого является выходом устройства, также система тактовой синхронизации, система ветвевой синхронизации и устранения неоднозначности фазы демодулятора и перфоратора, совместно с логикой неединогласия, а также устройство оценки качества канала, соединенное с устройством памяти, второй выход которого через логику неединогласия соединен с системой ветвевой синхронизации, выход которой соединен с тактовыми входами коммутатора и вычислителя метрик ветвей.

Однако известный способ приема имеет недостаточно высокую помехоустойчивость. Это обусловлено: разделением во времени процессов демодуляции и декодирования, из-за чего исправляющая способность сверточного кода не используется для уменьшения числа ошибок в последовательности демодулированных посылок, из которой формируется сигнал предыскажения в демодуляторе, что снижает помехоустойчивость демодуляции; использованием в декодере "жесткого" решения о посылках демодулированной последовательности, выдаваемого с выхода демодулятора, что снижает помехоустойчивость декодирования.

Наиболее близким по технической сущности к заявляемому устройству является устройство [3], в котором операции демодуляции и декодирования объединены в единый процесс обработки, содержащее последовательно соединенные вычитающий блок, блок сравнения, решающий блок и регистр информационных посылок, а также блок измерения импульсной реакции канала связи, выход которого через формирователь сигнала предыскажения подключен к соответствующему входу вычитающего блока, а через формирователь ожидаемых кодовых последовательностей - к соответствующим входам блока сравнения, причем вход блока измерения импульсной реакции канала связи соединен с другим входом вычитающего блока, также содержащее регистр кодовых последовательностей, блок узловой синхронизации и последовательно соединенные блок перебора информационных посылок, первый коммутатор, кодер и второй коммутатор, при этом выходы регистра информационных посылок подключены к другим входам первого коммутатора, первый выход второго коммутатора подключен к входу формирователя сигнала предыскажения через регистр кодовых последовательностей, второй выход второго коммутатора подключен к входу формирователя ожидаемых кодовых последовательностей, а выход блока узловой синхронизации подключен к тактовым входам решающего блока, первого и второго коммутаторов, блока перебора информационных посылок, кодера и формирователя ожидаемых кодовых последовательностей.

Недостаток данного устройства проявляется в том, что хотя в каналах со случайными ошибками оно обладает достаточной помехоустойчивостью, в каналах с группированием ошибок, вызванных глубокими замираниями уровня сигнала и действием определенного вида аддитивных помех (РЛС кругового обзора, некоторые импульсные помехи и т.п.), оказывается практически неработоспособным.

Сущность предлагаемого изобретения - повышение помехоустойчивости приема дискретных сигналов со сверточным кодированием в каналах с группированием ошибок.

Эта сущность достигается тем, что в устройстве для демодуляции дискретных сигналов в каналах с группированием ошибок, содержащее последовательно соединенные вычитающий блок, блок сравнения, решающий блок и регистр информационных посылок, а также блок измерения импульсной реакции канала связи, выход которого соединен со входом блока узловой синхронизации, а через формирователь сигнала предыскажения подключен к соответствующему входу вычитающего блока, а через формирователь ожидаемых кодовых последовательностей - к соответствующим входам блока сравнения, причем вход блока измерения импульсной реакции канала связи соединен с другим входом вычитающего блока, кроме того, выходы регистра информационных посылок подключены к другим входам первого коммутатора, первый выход второго коммутатора подключен, к входу формирователя сигнала предыскажения через регистр кодовых последовательностей, второй выход второго коммутатора подключен к входу формирователя ожидаемых кодовых последовательностей, а выход блока узловой синхронизации подключен к тактовым входам решающего блока первого и второго коммутаторов, блока перебора информационных посылок, кодера и формирователя ожидаемых кодовых последовательностей, причем блок перебора информационных посылок, первый коммутатор и кодер последовательно соединены, введены блок наложения задержанных информационных символов, регистр решений, второй блок сравнения, блок формирования опорных сигналов, блок анализа состояния канала, регистр признаков состояния канала, второй решающий блок, второй кодер, блок восстановления задержанных на передаче информационных символов, коммутатор решений, при этом выход коммутатора решений является выходом всего устройства и соединен через блок наложения задержанных информационных символов со входом второго коммутатора, другой вход блока наложения задержанных информационных символов подключен к выходу кодера, выход вычитающего блока через второй блок сравнения соединен со входами второго решающего блока и входами блока анализа состояния канала, первый выход которого подключен ко второму входу коммутатора решений, а второй выход через регистр признаков состояния канала с третьим входом коммутатора решений, четвертый вход которого через регистр решений соединен с выходом решающего блока, выход блока измерения импульсной реакции канала связи соединен через блок формирования опорных сигналов с другими входами второго блока сравнения, первый выход второго решающего блока через второй кодер подключен к первому входу блока восстановления задержанных на передаче информационных символов, выход которого соединен с первым входом коммутатора решений, а второй вход - со вторым выходом второго решающего блока, кроме того, выход блока узловой синхронизации соединен с тактовыми входами блока формирования опорных сигналов, второго решающего блока, второго кодера и коммутатора решений.

На фиг. 1 представлена функциональная схема предлагаемого устройства; на фиг. 2 - структура адаптивного кодера; на фиг. 3 - временные диаграммы, поясняющие работу устройства; на фиг. 4 и фиг. 5 - результаты сравнительного статистического моделирования.

Устройство для демодуляции дискретных сигналов в каналах с группированием ошибок (фиг. 1) содержит вычитающий блок 1, блок сравнения 2, решающий блок 3, регистр информационных посылок 4, формирователь сигнала предыскажения 5, формирователь ожидаемых кодовых последовательностей 6, блок перебора информационных посылок 7, первый коммутатор 8, регистр кодовых последовательностей 9, второй коммутатор 10, кодер 11, блок измерения импульсной реакции канала связи 12, блок узловой синхронизации 13, блок наложения задержанных информационных символов 14, регистр решений 15, второй блок сравнения 16, блок формирования опорных сигналов 17, блок анализа состояния канала 18, регистр признаков состояния канала 19, второй решающий блок 20, второй кодер 21, блок восстановления задержанных на передаче информационных символов 22, коммутатор решений 23.

Устройство для демодуляции дискретных сигналов в каналах с группированием ошибок, содержит последовательно соединенные вычитающий блок 1, блок сравнения 2, решающий блок 3 и регистр информационных посылок 4, а также блок измерения импульсной реакции канала связи 12, выход которого соединен со входом блока узловой синхронизации 13, а через формирователь сигнала предыскажения 5 подключен к соответствующему входу вычитающего блока 1, а через формирователь ожидаемых кодовых последовательностей 6 - к соответствующим входам блока сравнения 2, причем вход блока измерения импульсной реакции канала связи 12 соединен с другим входом вычитающего блока 1, кроме того, выходы регистра информационных посылок 4 подключены к другим входам первого коммутатора 8, первый выход второго коммутатора 10 подключен к входу формирователя сигнала предыскажения 5 через регистр кодовых последовательностей 9, второй выход второго коммутатора 10 подключен к входу формирователя ожидаемых кодовых последовательностей 6, а выход блока узловой синхронизации 13 подключен к тактовым входам решающего блока 2, первого 8 и второго 10 коммутаторов, блока перебора информационных посылок 7, кодера 11 и формирователя ожидаемых кодовых последовательностей 6, причем блок перебора информационных посылок 7, первый коммутатор 8 и кодер 11 последовательно соединены, выход коммутатора решений 23 является выходом всего устройства и соединен через блок наложения задержанных информационных символов 14 со входом второго коммутатора 10, другой вход блока наложения задержанных информационных символов 14 подключен к выходу кодера 11, выход вычитающего блока 1 через второй блок сравнения 16 соединен со входами второго решающего блока 20 и входами блока анализа состояния канала 18, первый выход которого подключен ко второму входу коммутатора решений 23, и второй выход через регистр признаков состояния канала 19 - с третьим входом коммутатора решений 23, четвертый вход которого через регистр решений 15 соединен с выходом решающего блока 3, выход блока измерения импульсной реакции канала связи 12 соединен через блок формирования опорных сигналов 17 с другими входами второго блока сравнения 16, первый выход второго решающего блока 20 через второй кодер 21 подключен к первому входу блока восстановления задержанных на передаче информационных символов 22, выход которого соединен с первым входом коммутатора решений 23, а второй вход - со вторым выходом второго решающего блока 20, кроме того выход блока узловой синхронизации 13 соединен с тактовыми входами блока формирования опорных сигналов 17, второго решающего блока 20, второго кодера 21 и коммутатора решений 23.

Устройство работает следующим образом.

Предлагаемое устройство является адаптивным и использует идеи адаптивного кодирования и декодирования, при котором кодирующее устройство работает по регулярному алгоритму, а адаптация осуществляется на приемной стороне.

Схема адаптивного кодирующего устройства [4] приведена на фиг. 2, где D - элемент единичной задержки, K - коммутатор, h₁ - элементы порождающей матрицы сверточного кода (i = 0, 1, ... m), - сумматор по модулю 2.

Отличие данного кодера от кодера обыкновенного систематического сверточного кода заключается в том, что информационные символы кодируются дважды: сначала они передаются непосредственно систематическим кодом, во второй раз они посылаются через L + m интервалов времени в результате сложения по модулю 2 с проверочными символами. Такое объединение проверочных и информационных символов не приводит к изменению скорости передачи, однако позволяет при обнаружении на приеме возмущения канала выделить информационные символы из проверочных, на которые они были наложены при операции кодирования, т.е. осуществить адаптацию.

Суть адаптации приемника заключается в том, что он в условиях отсутствия пачки ошибок на выходе (невозмущенный канал) осуществляет исправление случайных ошибок и остается в этом состоянии до тех пор, пока интенсивность возникновения ошибок не становится слишком большой (возмущенный канал), при которой приемник переключается в режим исправления пачек ошибок. Преимущество такого адаптивного приемника состоит в том, что он может функционировать в условиях возмущения канала почти любой продолжительности, т.к. максимально возможная продолжительность пачки определяется легко изменяемым параметром кода, не приводя к изменению основной схемы устройства. При этом возможно совмещение операций демодуляции и декодирования, что дает определенный энергетический выигрыш по отношению к раздельному выполнению этих операций (в канале без памяти - 2 дБ).

Пусть канал описывается импульсной характеристикой g(t,), протяженность которой во времени составляет M тактовых интервалов T, а импульсная характеристика кодера (фиг. 2) без ветви с задержкой LD составляет d_n тактовых интервалов. Обрабатывая "в целом" наблюдаемое колебание z(t), соответствующее кодовым символам, на интервале [kT, (k + d_n + M)T] при использовании линейных видов модуляции второй решающий блок 20 формирует предварительное решение о передаваемой кодовой комбинации по правилу где _- символ округления "вверх" до ближайшего целого;
оценка импульсной характеристики канала связи, получаемая в блоке измерения импульсной реакции канала связи 12;
оценка сигнала, соответствующего M-1 окончательным решениям n = k - M + 1, ..., k - 1 относительно кодовых символов, предшествующих анализируемой кодовой комбинации (реализация обратной связи по решению), формируемая на выходе формирователя сигнала предыскажения.

Выбор интервала интегрирования в (1) достаточно произволен. Для полного выявления корректирующих свойств кода, определяемых свободным кодовым расстоянием d_f, интервал обработки должен определяться значением (4...5)m, согласно [5] . Выбранное в (1) значение d_h позволяет получать достоверные решения о первой ветви кодовой комбинации, что и используется в дальнейшем.

Таким образом, на первом этапе осуществляется демодуляция сигнала посредством полного перебора гипотез относительно реализации кодовых символов B_i с вынесением предварительных решений относительно всех символов кодовой комбинации без учета исправляющей способности кода, т.к. в принимаемой кодовой комбинации связь информационных и проверочных символов разрушена на передаче задержанными информационными символами.

Полученные во втором решающем блоке 20 предварительные решения характеризуются признаком состояния канала П_i (П_i = 1 - невозмущенный канал, П_i = 0 - возмущенный канал), который определяется интегралом из (1), вычисляется в блоке анализа состояния канала 18 и подается на второй вход коммутатора решений 23. Значение признака состояния канала характеризует различимость гипотез относительно реализации кодовой комбинации B при данном состоянии канала и определяется сравнением метрик гипотез, вычисляемых во втором блоке сравнения 16, с порогом, зависящим от степени возмущенности канала. При наличии, например, замираний в канале П_i определяется сравнением разности двух минимальных метрик с порогом, зависящим от отношения сигнал/шум.

На первом выходе второго решающего блока 20 наблюдаются решения об информационных символах и с помощью второго кодера 21 генерируется совокупность проверочных символов соответствующих Исходное состояние кодового регистра второго кодера 21 определяется решениями, вынесенными во втором решающем блоке 20 (первый выход) при декодировании предыдущей кодовой комбинации. (В составе кодера по сравнению с фиг. 2 естественно отсутствует часть, связанная с наложением задержанных информационных символов на проверочные). По предварительным решениям о проверочных символах полученным со второго выхода второго решающего блока, и символам полученным на выходе второго кодера 21, в блоке восстановления задержанных на передаче информационных символов 22 восстанавливаются задержанные на передаче на L тактов информационные символы по правилу

которые поступают на первый вход коммутатора решений.

В коммутатор решений (на четвертый вход) поступают также решения о данных информационных символах, полученные L тактов ранее с учетом корректирующих свойств кода, а также соответствующие этим решениям признаки состояния канала П_i-m-L (на третий вход).

При П_i-m-L = 0 и П_i = 1 на выход устройства поступает решение, формируемое согласно (4). В остальных случаях при П_i-m-L = 1 получателю сообщений поступает решение о первом символе принимаемой кодовой комбинации в виде

т.к. предпочтение отдается решению, полученному на выходе решающего блока 3, за счет того что оно получено с учетом исправляющей способности сверточного кода.

Параллельно этому осуществляется второй этап обработки, на котором совмещены операции демодуляции и декодирования (прототип).

На этом этапе кодер приемника генерирует только разрешенные кодовые комбинации для всевозможных исходных состояний блока перебора информационных посылок 7. На проверочные символы каждой разрешенной кодовой комбинации с выхода кодера 11 в блоке наложения задержанных информационных символов 14 "накладываются" решения как это делается в кодере передающего устройства, и согласно (3) в формирователе ожидаемых кодовых последовательностей 6 формируются опорные колебания для второго процесса демодуляции, который осуществляется в блоке сравнения 2 и решающем блоке 3. Из решений об информационных символах кодовой комбинации полученных с учетом корректирующих свойств кода, в регистре решений 15 запоминается лишь Далее интервал обработки смещается по оси времени на одну ветвь кодовой последовательности и процесс приема повторяется.

Алгоритм функционирования приемного устройства поясняется временной диаграммой на фиг. 3.

Исследование свойств рассмотренного алгоритма производилось путем сравнительного моделирования на ЭВМ методом статистических испытаний.

Были построены графики зависимости частности ошибок P от отношения сигнал/шум h² для разных типов каналов:
1. Канал с памятью, постоянными параметрами и аддитивным некоррелированным гауссовским шумом. M = 3. Импульсная реакция канала представляется 3 отсчетами g₀ = 1; g₀ = -0.6; g₀ = 0.3; где ² - мощность шума, в котором в качестве дополнительной аддитивной помехи, вызывающей возмущение канала, присутствует мощный сигнал от радиолокатора кругового обзора с амплитудой A = 20. Периодичность воздействия радара характеризуется отношением 17/197, т.е. из каждых 197 интервалов T - 17 поражены помехой. Результаты - на фиг. 4.

2. Канал первого типа, подверженный общим замиранием с рэлеевским и односторонне-нормальным законом изменения коэффициента передачи [6] ; символ усреднения. Средняя продолжительность замирания, выраженная числом тактов T, равна 7. Результаты - на фиг. 5.

Вместе с рассмотренным устройством с адаптивным декодером, графики для которого представлены сплошной линией, исследовался приемник, в котором операции демодуляции и декодирования совмещены (прототип). Графики обозначены пунктирной линией.

Анализ результатов моделирования позволяет сделать следующий вывод:
в канале с памятью и аддитивным некоррелированным гауссовским шумом при явно выраженных возмущениях канала (глубокие замирания, наличие радара, импульсная помеха) предлагаемое устройство в области больших отношений сигнал/шум обладает значительно лучшими характеристиками помехоустойчивости по сравнению с прототипом. При регулярных возмущениях канала (помеха типа радар - фиг. 4) это преимущество особенно заметно.

Все вновь введенные блоки (15 - 23) могут быть выполнены на той же элементной базе, что и блоки прототипа. Кроме того, современный уровень развития цифровых процессоров обработки сигналов (ЦПОС) в сочетании с быстродействующими АЦП и ЦАП позволяют сравнительно просто реализовать все операции над аналоговыми сигналами и дискретными последовательностями, описанные в представленных материалах.

Литература
1. Патент РФ N 832763 // Способ демодуляции дискретных сигналов. Д.Д. Кловский, Б.И. Николаев, В.Г. Карташевский, Б.л. N 19, 23.05.81.

Банкет В. Л. , Дорофеев В.М. Цифровые методы в спутниковой связи. - М.: Радио и связь, 1988. - 240 с.

3. Патент РФ N 1653172 // Устройство для приема дискретных сигналов в каналах с памятью. Д.Д. Кловский, В.Г. Карташевский, С.А. Белоус, Бюл. N 20, 30.05.91.

4. Галлагер Р. Теория информации и надежная связь: Пер. с англ./Под ред. М.С. Пинскера и Б.С. Цыбакова. - М.: Сов. радио, 1974. - 720 с.

5. Витерби А.Д., Омура Дж. К. Принципы цифровой связи и кодирования. / Пер с англ.; Под ред. К.Ш. Загингирова. - М.: Радио и связь, 1982. - 536 с.

6. Кловский Д. Д. Передача дискретных сообщений по радиоканалам. - М.: Радио и Связь, 1982. - 304 с.

Формула изобретения

Устройство для демодуляции дискретных сигналов в каналах с группированием ошибок, содержащее последовательно соединенные вычитающий блок, блок сравнения, решающий блок и регистр информационных посылок, а также блок измерения импульсной реакции канала связи, выход которого соединен со входом блока узловой синхронизации, через формирователь сигнала предыскажения подключен к соответствующему входу вычитающего блока, а через формирователь ожидаемых кодовых последовательностей - к соответствующим входам блока сравнения, причем вход блока измерения импульсной реакции канала связи соединен с другим входом вычитающего блока, кроме того, выходы регистра информационных посылок подключены к другим входам первого коммутатора, первый выход второго коммутатора подключен к входу формирователя сигнала предыскажения через регистр кодовых последовательностей, второй выход второго коммутатора подключен к входу формирователя ожидаемых кодовых последовательностей, а выход блока узловой синхронизации подключен к тактовым входам решающего блока, первого и второго коммутаторов, блока перебора информационных посылок, кодера и формирователя ожидаемых кодовых последовательностей, причем блок перебора информационных посылок, первый коммутатор и кодер последовательно соединены, отличающееся тем, что в него введены блок наложения задержанных информационных символов, регистр решений, второй блок сравнения, блок формирования опорных сигналов, блок анализа состояния канала, регистр признаков состояния канала, второй решающий блок, второй кодер, блок восстановления задержанных на передаче информационных символов, коммутатор решений, при этом выход коммутатора решений является выходом всего устройства и соединен через блок наложения задержанных информационных символов со входом второго коммутатора, другой вход блока наложения задержанных информационных символов подключен к выходу кодера, выход вычитающего блока через второй блок сравнения соединен со входами второго решающего блока и входами блока анализа состояния канала, первый выход которого подключен ко второму входу коммутатора решений, а второй выход через регистр признаков состояния канала - с третьим входом коммутатора решений, четвертый вход которого через регистр решений соединен с выходом решающего блока, выход блока измерения импульсной реакции канала связи соединен через блок формирования опорных сигналов с другими входами второго блока сравнения, первый выход второго решающего блока через второй кодер подключен к первому входу блока восстановления задержанных на передаче информационных символов, выход которого соединен с первым входом коммутатора решений, а второй вход - со вторым выходом второго решающего блока, кроме того, выход блока узловой синхронизации соединен с тактовыми входами блока формирования опорных сигналов, второго решающего блока, второго кодера и коммутатора решений.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5