Аналоговый логический элемент для идентификации и селекции экстремального, супраэкстремального или субэкстремального значений информационного сигнала

 

Использование: в автоматике и аналоговой вычислительной технике для парной ранговой идентификации и селекции минимального и супраминимального или максимального и субмаксимального значений аналогового сигнала, для допускного контроля и др. Сущность изобретения: логический элемент, содержащий одноключевые входной и выходной реляторы и n - 2 трехключевых реляторов, каждый из которых состоит из компаратора, управляющего состоянием группы ключей. Вход логического элемента соединен с первым переключательным входом второго релятора, вторые и третьи переключательные входы всех срединных реляторов соединены, первые и вторые выходы всех срединных реляторов соединены, выход входного релятора соединен с третьим переключательным входом второго релятора, в срединных реляторах первые и третьи переключательные входы всех последующих реляторов соединены соответственно с первым и третьим выходами каждого предыдущего релятора, первый и третий выходы (n - 1)-го предпоследнего) релятора соединены соответственно с переключательным входом и с выходом последнего n - го релятора. 2 ил.

Изобретение относится к области аналоговой вычислительной техники и автоматики и может быть использовано в устройствах допускового контроля, для ранговой обработки множества аналоговых сигналов, для групповой идентификации и селекции минимального и супраминимального или максимального с субмаксимального информационного сигнала и др.

Известны реляторные многопороговые функциональные преобразователи, которые при n = 2 и y₁ = y₃ = 0 при соответствующем выборе задающих напряжений x₁ и x₂ воспроизводят операцию групповой идентификации и селекции минимального и субминимального или максимального и субмаксимального значений информационного сигнала [1].

Недостатком известных устройств является ограниченные функциональные возможности, так и для настройки необходимо знать диапазон изменений экстремального (минимального и максимального), супраэкстремального и субэкстремального значений информационного сигнала.

Наиболее близким к предлагаемому схемному решению является "Многопороговый функциональный преобразователь" [2]. Преобразователь в демультиплексорном включении при снятии выходного сигнала с объединенных выходов, соответствующих, минимальному и супраминимальному или максимальному и субмаксимальному значениям информационного сигнала, воспроизводит искомую операцию.

Недостатком прототипа является большие аппаратурные затраты (общее количество ключей в реляторах возрастает по закону прогрессии 2¹ + 2² +...+ 2ⁿ, где n - число задающих переменных).

Цель изобретения - уменьшение аппаратурных затрат за счет уменьшения количества ключей в реляторах.

Поставленная цель обеспечивается тем, что в логическом элементе, содержащем одноключевые входной и n-й выходной реляторы и n-2 трехключевые срединных реляторов, на неинвертирующие компараторы входы которых подаются задающие напряжения, а на их объединенные инвертирующие входы подается информационный (идентифицируемый) сигнал, индентифицирующий вход аналогового логического элемента соединен с первым переключательным входом второго релятора, второй выход каждого i-го релятора соединен с его первым выходом, третий выход каждого i-го релятора соединен с объединенными вторым и третьим переключательными входами (i+1)-го релятора, второй и третий выходы (n-1)-го релятора соединены соответственно с его первым выходом и с выходом n-го релятора.

На фиг. 1 представлена схема логического элемента. На фиг. 2 изображены схемы одноключевого (фиг. 2,а) и трехключевого (фиг. 2,б) реляторов, которые использованы в предлагаемом схемном решении (фиг. 1).

Логический элемент содержит n реляторов 1_i (i = 1,2,...,n). Каждый релятор содержит компаратор 2, который управляет состоянием замыкающего ключа 3 в одноключевом и ключей 3, 4, 5 в трехключевом реляторах. На неинвертирующие компараторные входы всех реляторов 1_i подаются в произвольном порядке задающие переменные x₁,...,x_n, (n+1)-я переменная (в общем случае любая из n+1 переменных) x_n+1=x является информационной и подается на инвертирующие компараторные входы всех реляторов.

Переключательный вход первого и выход последнего реляторов являются соответственно входом и выходом логического элемента. Вход и выход логического элемента соединены соответственно с первым переключательным входом второго и третьим выходом предпоследнего релятора. Второй и третий переключательные входы всех срединных реляторов соединены, первый и второй выходы всех срединных реляторов также соединены. Первый и третий выходы предпоследнего (n-1)-го релятора соединены соответственно с переключательным входом и выходом выходного n-го релятора. Первый и третий выходы всех срединных предыдущих реляторов соединены соответственно с первым и третьим переключательными входами всех последующих срединных реляторов.

Воспроизводимая логическим элементом функция определяется выражением Здесь надстрочный индекс (r) есть ранг (порядковый номер) информационного сигнала x = x^(r) в последовательности x¹, x²,...,x⁽ⁿ⁺¹⁾ , полученный ранжированием сигналов x₁, x₂,...,x_n,x в порядке их возрастания.

В логическом элементе выходной сигнал отличен от нулю (z = y0), когда ранг информационного сигнала x = x^(r) равен r = 1 или r = 2. В противном случае (r{1,2}) выходной сигнал z = 0.

При y = x (при соединении идентифицирующего и информационного входов логического элемента) воспроизводится операция селекции информационного сигнал, если его ранг равен единице или двум, т.е. выделяется минимальное x⁽¹⁾ и супраминимальное x⁽²⁾ значения сигнала x.

Если в схеме (фиг. 1) все замыкающие и размыкающие ключи заменить соответственно на размыкающие и замыкающие или в каждом реляторе взаимозаместить компараторные входы, то логический элемент воспроизводить операцию где x⁽ⁿ⁾, x⁽ⁿ⁺¹⁾ есть субмаксимальное и максимальное значения информационного сигнала x. При y = x (информационный и идентифицирующий входы логического элемента соединены) будет воспроизводиться операция селектирования.

Логический элемент обладает свойством обратимости, то есть идентифицирующий вход и выход логического элемента могут быть использован соответственно в качестве его выхода и идентифицирующего входа.

Общее количество ключей в логическом элемента (фиг. 1) равно N = 2 + 3 (n - 2). Например, при n = 6 общее количество ключей в прототипе равно 126, а в предложенном схемном решении (фиг. 1) N = 14.

Выигрыш в аппаратурных затратах возрастает с увеличением количества задающих сигналов.

Формула изобретения

Аналоговый логический элемент для идентификации и селекции экстремального, супраэкстремального или субэкстремального значений информационного сигнала, содержащий n реляторов, состоящих из компаратора, выход которого подключен к управляющему входу замыкающего ключа в первом и n-м реляторах и к управляющим входам соответственно первого ключа, выполненного замыкающим, второго ключа, выполненного размыкающим, и третьего ключа, выполненного замыкающим, во всех промежуточных реляторах, информационные входы ключей являются соответствующими переключательными входами реляторов, а их выходы - соответствующими выходами реляторов, неинвертирующие входы компараторов реляторов подключены к соответствующим шинам задающих напряжений, их инвертирующие входы объединены и являются информационным входом аналогового логического элемента, идентифицирующий вход которого соединен с переключательным входом первого релятора, первый выход каждого i-го релятора соединен с первым переключательным входом (i+1)-го релятора, первый выход (n-1)-го релятора соединен с переключательным входом n-го релятора, выход которого является выходом аналогового логического элемента, второй и третий переключательные входы всех промежуточных реляторов объединены, отличающийся тем, что идентифицирующий вход аналогового логического элемента соединен с первым переключательным входом второго релятора, второй выход каждого i-го релятора соединен с его первым выходом, третий выход каждого i-го релятора соединен с объединенными вторым и третьим переключательными входами (i+1)-го релятора, второй и третий выходы (n-1)-го релятора соединены соответственно с его первым выходом и с выходом n-го релятора.

РИСУНКИ

Рисунок 1, Рисунок 2