Устройство памяти и регистрации

ОПИСАН И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №вЂ”

Кл. 21а1, 37 60

Заявлено 13.111.1967 (№ 1141771/26-24) с присоединением заявки №

Приоритет

Опубликовано 07.V.1968. Бюллетень № 16

Дата опубликования описания 24Л И.1968

МПК Н 03k

УДК 681.327.66.087 (088.8) Комитет по делам изобретений и открытий при Совете Министров

СССР

Авторы изобретения

E. П. Балашов и А, И. Кноль

Ленинградский электротехнический институт им. В. И. Ульянова (Ленина) Заявитель устРойство плмяти и Ре1.истРАций

Известны устройства памяти и регистрации, содержащие накопитель информации с числовыми линейками на тороидальных сердечниках с прямоугольной петлей гистерезиса, усилители чтения, разрядные ключи, разрядные и адресные формирователи импульсов тока, адресные вентили, входной блок и блок управления.

Описываемое устройство отличается от известных тем, что оно содержит вентили блокировки и дополнительные элементы памяти, входы сброса которых через указанные вентили подключены к усилителям чтения числовых линеек, входы у.становки соединены с выходами входного блока, а выходы этих элементов памяти подключены .к соответствующим формирователям импульсов тока, а также содержит схему «ИЛИ вЂ” НЕ», входы которой соединены с выходами всех дополнительных элементов, а выход подключен к блоку управления. Это позволяет увеличить быстродействие устройства.

На чертеже представлена схема предложенного устройства памяти и регистрации.

Устройство содержит накопитель 1 информации на тороидальных сердечниках 2 с прямоугольной петлей гистерезиса, пронизанных разрядными шинами 8 записи-считывания, шинами 4 записи-считывания числовой линейки и шинами 5 чтения числовой линейки.

В устройство входят разрядные ключи 6, разрядные формирователи 7 импульса полутока записи нуля, разрядные формирователи 8 импульса полутока записи единицы, адресные формирователи 9 двухполярных импульсов полутоков записи-считывания, адресные вентили 10, блок управления 11, усилители

12 чтения числовой линейки, вентили 18 блокировки, дополнительные элементы 14 памяти (переноса), входной блок 15 и схема 16

«ИЛИ вЂ” HE».

Накопитель 1 построен по принципу выбора запоминающего сердечника 2 при совпадении адресного и разрядного полутоков.

Шина чтения 5 через соответствующий усилитель чтения 12 и вентиль блокировки И подключена ко входу установки в нулевое состояние (вход сброса) элемента памяти 14.

Каждый элемент памяти 14 используется од20 повременно и для хранения признака обращения к данной числовой линейке и для запоминания сигнала переноса, возникающего при суммировании кода, хранимого в числовой линейке, с поступившим по данному каналу единичным приращением. Элементы памяти 14 являются элементами с неразрушающим счи тыванием информации (например, триггер). Входной блок 15 соединяет канальные входы со входами установки в единичное

ЗС состояние (входы установки) элементов па217463

4 мяти 14. Выход каждого элс Icнтя памяти 14 через адресные вентили 1О подключен к соответствующему адресному формирователю

9. Блок управления 11 обеспечивает последовательное срабатывание разрядных ключей б и вырабатывает управляющие сигналы, поступающие на другие блоки устройства. Блок управления 11 состоит из задающего генератора и распределительного устройства. Схема

lб «ИЛ11 — HE» предназначена для фиксации окончания суммирован:1я поступившего единичного приращения по всем каналам H имеет число входов, равное числу каналов. Вхо. ды схемы lб соединены с выходами элементов памяти 14. Выход схемы lб соединен с блоком управления 11.

B режиме сложения единичных прираще. ний с кодами числовых линеек устройство работает следуюпим образом. Накопленная .к определенному моменту времени информация о суммарном числе импульсов, поступивших по определенному каналу, хранится В двоичном коде в соответствующей числовой линейке накопителя 1.

В такте приема информации подлежащие счету импульсы каналов через входной блок

15 устанавливают в единичное состояние соответствующие элементы памяти 14. Затем в числовых линейках накопителя начинается одновременное суммирование поступивших единичных приращений соответствующих каналов. Сум 1нрование осуществляется последовательно по разрядам, начиная с младшего. Значения разрядных сумм получаются в два такта.

В первом такте сигналы с находящихся в единичном состоянии элементов памяти 14 через адрссныс вентили 1О возбуждя;от соотвстству1ощие адресные формироватсли полутоков записи «1». Однов смсн1го сигналы с блока управления 11 вызыва1от срабатывание разрядного формирователя О полутока записи «1» и соответствующего разрядного ключа б младшего разряда. Таким образом, осуществляется запись «1» в данной разрядной позиции всех избранных каналов и происходит выявление сигналов персноса в следующий старший разряд. Если первоначально сердечник младшего разряда некоторой числовой линейки находился в состоянии «0», то при подаче полуто1гов записи «1» происходит перемагничивание этого сердечника, и на шине чтения 5 данной числовой линейки появляется сигнал, переводящий в нулевое состояние соответствующий элемент памяти

14. Переход элемента памяти1 14 в нулевое состояние указывает на отсутствие дальнейшего переноса и на снятие признака обращения K числОВОй линейке данного кан2 ча. На этом процесс суммирования по данному каналу 32кянчнВяется. Однако, ес IH сердечник

МЛЯДШЕГО РЯЗРЯ !2 НЕКОТОРОИ ЧИСЛОВОИ ЛИнейки первоначально находился в состоянии

«1», то под воздействием полутоков записи

«1» его состояние не изменяется. Следова5

65 тельно, на шине чтения 5 этой числовой линейки сигнал не появляется, и соответствующий элемент памяти 14 остается в едини чном состоянии, указывая на наличие дальнейшего переноса и признака обращения по данному каналу. Таким образом, по окончании первого такта в единичном состоянии остаются только элементы памяти 14 тех числовых линеек, в которых имеются переносы в следующий старший разряд. Для получения правильного значения разрядных c).÷ì необходимо записать «0» в младшем разряде числовых линеек, имеющих перенос.

Во втором такте сигналы переноса с элементов памяти 14 используются для возбуждения соответствующих адресных формирователей полутока записи «0». При этом одновременно срабатывают разрядный формирователь 7 полутока записи «0» и соответствующий разрядный ключ б младшего разряда и происходит переключение в состояние

«О» сердсчн11ков ссответствующих числовых линеек. Возникающие при этом на шинах чтения 5 сигналы на вход сброса элементов памяти 14 не проходят, так как на вентили блокировки И в этом такте не подается стробирующий сигнал.

Далее описанный двухтактный цикл работы устройства повторяется для каждой из последующих разрядных позиций до окончания процесса суммирования по всем каналам.

В этот момент все элементы памяти 14 находятся в нулевом состоянии, а схема lб вырабатывает сигнал, поступающий на блок управления 11, который подготавливает устройство к приему новой информации.

В режиме вычитания единичных приращений одновременно по произвольному числу каналов устройство работает аналогично выIПСОПИСЯННОМУ С TOI ЛИШЬ РЯЗНИЦЕИ, ЧТО В пс1эвом т11 кте ср а баты ВЯIОт соотВетстВующие адресные формирователи полутоков записи

«0», разрядный формирователь 7 полутока записи «0» и разрядный ключ б младшего разряда, а во вгором такте срабатывают разрядный формирователь. 8 полуто<а записи

«i», разрядный ключ б младшего разряда и адресные формирователи полутоков записи

«1» тех числовых ячсек, элементы памяти которых остались после первого такта в единичном состоянии. Причем, единичное состоя. нпе элементов памяти 14 соответствует вэтом режиме h2ëH÷Hþ сигнала займа из старшего разряда и наличию признака обращения по данному каналу.

Вывод информации из устройства осуществляется В последовательном двоичном коде одновременно по произвольному числу каналов. При этом элементы памяти 14 тех числовых линеек, из которых должна быть выведена информация, через входной блок 15 устанавливаются в единичное состояние. Затем производится последовательный поразрядный опрос вcåõ избранных числовых линеек. Вентили блокировки 18 в этом режиме

217463

Составитель А. А. Соколов

Редактор Т. Г. Горшкова Текред P. М. Новикова Корректоры: С. Ф. Гоптареико и В. В. Крылова

Заказ 1971, Тираж 530 Подписное

ЦИИИ11И Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2 не пропускают считанные сигналы на входы сброса элементов памяти 14. После окончания считывания на элементы памяти 14 из блока управления 11 подается общий сигнал сброса, и устройство готово к дальнейшей работе в любом из указанных режимов.

Возможна также организация вывода информации в параллельном двоичном коде последсвательно по каналам, как в обычном запоминающем устройстве.

Предмет изобретения

Устройство памяти и регистрации, содержащее накопитель информации с числовыми линейками на тороидальных сердечниках с прямоугольной петлей гистерезиса, усилители чтения, разрядные ключи, разрядные и адресные формирователи импульсов тока, адресные вентили, входной блок и блок управления, отличающееся тем, что, с целью увеличения быстродействия устройства, оно содержит вентили блокировки и дополнительные элементы памяти, входы сброса которых через указанные вентили подключены к усилителям чтения числовых линеек, входы установки соединены с выходами входного блока, а выходы этих элементов подключены к соответствующим формирователям импульсов тока, а также схему «ИЛИ вЂ” HE», входы которой соединены с выходами всех дополнительных элементов, а выход подключен к блоку управления.