Устройство селекции информационных каналовсвязи

OllMCAHHE

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ "ВИДЕТЕЛЬСТВУ

Сова Соеетских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 16.V1.1967 (№ 1164583/26-9) с присоединением заявки №

Приоритет

Опубликовано 20Л11.1968. Бюллетень № 11

Дата опубликования описания 12.VI.1968

Комитет по делам изобретений и открытий

IlpH Совете Министров

СССР

Авторы изобретения

В. Б. Краскин и Л. В. Максимов

Ленинградская военная инженерная Краснознаменная академия им. А. Ф. Можайского

Заявитель

УСТРОЙСТВО СЕЛЕКЦИИ ИНФОРМАЦИОННЫХ КАНАЛОВ

СВЯЗИ

Настоящее изобретение относится к области радиотехники и может быть использовано в устройствах многоканальной связи, телеметрии и в аппаратуре обработки результатов измерений.

Известные устройства выделения каналов содержат т независимых между собой локальных коммутаторов, синхронизуемых одним основным. Каждый из коммутаторов включает счетчик на триггерах и управляемую ими матрицу. Номера К выходных шин матрицы локального коммутатора соответс вуют номерам его каналов, а:номера m выходо в матрицы основного коммутатора — номерам локальных коммутаторов. В таких устройствах переключение каналов локальными коммутатора ми происходит синхронно, но:не сННфазно. Для устранения этого, недостатка устанавливают ин ди видуалыные матрицы для каждого локального коммутатора, В предложенном устройстве с целью сокращения количества матриц все одноименные разряды счетчиков локальных коммутаторов подключены к логическим элементам

«И», выходы которых для тех же разрядов объединены логическими элементами «ИЛИ», а выходы последних через усилители с двумя противофазными выходами подключены к входам матрицы. Одна из выходных шин этой матрицы через механический переключатель на К положений нагружена на вход оконечного элемента «И», второй вход через другой механический переключатель на m положений подключен к одной из выходных шин матрицы основного коммутатора.

На чертеже представлена блок-схема предлагаемого устройства.

Основной коммутатор состоит из счетчика, 1 и матрицы 2. Каждый из т выходов матри10 цы подключен параллельно ко входам соответствующих логических элементов «И» 8, 4,...... и и к механическому переключателю

5. Вторые входы каждого из элементов «И» отдельно соединены с выходами триггеров б, 15 7,.... а счетчиков локальных коммутаторов.

Выходы схем «И» с номером 8, соответствующих первым разрядам всех счетчиков, объединены логическим элементом «ИЛИ» 8, а выходы элементов 4, соответствующих вто20 рым разрядам всех счетчиков, — элементом

«ИЛИ» 9 и т. д. Выход каждого элемента

«ИЛИ» — 8, 9,..... и — нагружен на свой усилитель. Количество усилителей 10, ll,... .. n равно числу схем «ИЛИ», причем каждый

25 из них имеет по два противофазных выхода, нагруженных на матрицу 12. Выходные шины этой матрицы, количество которых равно числу каналов, коммутируемых одним локальным коммутатором, подключены к меха30 ническому переключателю 18. Выходы пере213934 ключателей 5 и 18 соединены со входами оконечного элемента «И» 14.

На чертеже из общего числа m счетчиков показаны только первый и последний и только один элемент 14 схемы «И». Количество переключателей, аналогичных переключателям 5 и 18, и элементов «И», аналогичных элементу 14, определяется числом одновременно выделяемых каналов.

Устройство работает от нескольких последовательностей синхроимпульсов, получаемых с выхода специальной аппаратуры. На счетный вход Вх. 1 поступают канальные синхроимпульсы (КСИ), управляющие работой счетчика 1. Периодический сброс этого счетчика производится синхроимпульсом основного коммутатора (СОК), подаваемого на вход

Вх. 11. Каждый импульс СОК следует после т-ного канального синхроимпульса во всей последовательности импульсов КСИ. Одновременно импульсы СОК поступают на первые триггеры б всех счетчиков локальных коммутаторов, сброс которых осуществляется соответствующими синхроимлульсами локальных коммутаторов (СЛК), раздельно подаваемыми на входы Вх. 111, ..... Вх. т. Для каждого локального коммутатора эти импульсы синхронны, но не синфазны между собой, и во времени они следуют после К-го канального синхроимпульса своего локального коммутатора.

В результате воздействия импульсов КСИ и СОК на счетчик 1 на первой, второй и т. д. выходных шинах матрицы 2 последовательно возникают импульсы с длительностью, равной канальному. интервалу, соответствующие первому, второму и т. д. локальному коммутатору. Эти импульсы через элементы «И» 8, 4,..... и опрашивают триггеры б, 7,... n счетчиков сначала первого, затем второго и т. д. локальных коммутаторов. В момент опроса с каждого счетчика считывается его содержимое в параллельном двоичном коде. Сигналы, соответствующие первым разрядам полученных двоичных чисел, поступают сперва на входы элементов «ИЛИ» 8, затем на входы элементов «ИЛИ» 9 и т. д. Выходные сигналы элементов «ИЛИ» усиливаются усилителями 10, 11,.... и и в двух противоположных фазах подаются на входные шины матрицы 12. Эта матрица осуществляет преобразование параллельного двоичного кода в единичный. В результате на первой выходной шине матрицы 12 возникают импульсы, соответствующие первым каналам всех т локальных ком мутаторов, на второй шине — вторым каналам и т. д, Выделение канала данного локального коммутатора производится с помощью элем."-нта И 14, к одному входу которого через механический переключатель

18 подается сигнал с выходной шины матри20 цы 12, соответствующей номеру выделяемого канала, а на другой вход этого элемента через переключатель 5 подается импульс с одной из шин матрицы 2, соответствующей номеру данного локального коммутатора. Пе25 реключатели 5 и 18 могут отсутствовать, В этом случае выделение каналов осуществляется только на схемах «И».

Предмет изобретения

30 Устройство селекции информационных каналов связи, содержащее m локальных коммутаторов, р аботающих синхронно с основным коммутатором и выполненных на счетчиках с матрицами, отличающееся тем, что, 35 с целью сокращения количества матриц, выходы одноименных разрядов счетчиков через схемы «И» объединены своими схемами

«ИЛИ» и поданы через усилители на входы одной общей матрицы, выходы которой под40 ключены к оконечным схемам «И», а вторые входы всех схем «И» соединены с выходами матрицы основного коммутатора.

213934

Составитель В. Максимова

Редактор П. А. Вербова Техред T. П. Курилко Корректоры: Л. В. Наделяева и В. В. Крылова

Заказ 1394/11 Тираж 530 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2