Способ измерения параметров полного сопротивления и устройство для его осуществления

 

Изобретение относится к области измерительной техники, а именно к измерению и контролю составляющих полного сопротивления. Способ измерения параметров полного сопротивления и устройство для его реализации позволяют осуществлять одновременное измерение активной и реактивной составляющих полного сопротивления, в том числе двухполюсников, имеющих между полюсами ЭДС, постоянную или медленно меняющуюся во времени, а также объектов, содержащих электролиты. Кроме того, предлагаемые способ и устройство позволяют повысить скорость измерения. Схема устройства, реализующего предлагаемый способ, содержит генератор, измерительную схему, содержащую измеряемое полное сопротивление, фильтр, управляемый интегратор и блок формирования управляющих сигналов. 2 с.п. ф-лы, 6 ил.

Изобретение относится к области электроизмерительной техники, а именно к измерению и контролю составляющих полного сопротивления, в том числе изобретение пригодно для измерения полного сопротивления объектов, содержащих электролиты.

Известен способ определения комплексного сопротивления (авт.св. СССР N712777, кл. МКИ GО1-R27/00, 27/02, 1980). Этот способ заключается в том, что производят измерение напряжения на зажимах цепи делителя, состоящего из последовательно соединенных образцового и измеряемого сопротивлений, а также на образцовом и измеряемом сопротивлениях. Определяют по их значениям модуль и угол измеряемого комплексного сопротивления, причем напряжение на образцовом сопротивлении измеряют, предварительно подключив параллельно ему вспомогательную цепь с активным входом, а угол искомого комплексного сопротивления вычисляют по формуле: где V суммарное напряжение на зажимах цепи делителя; V_o падение напряжения на образцовом сопротивлении; R_oбр величина образцового сопротивления; R_g входное сопротивление вспомогательной измерительной цепи; модуль искомого комплексного сопротивления.

Известный способ определения комплексного сопротивления реализован в схеме, которая содержит источник 1 переменного напряжения, последовательно соединенные образцовой резистор 2 и искомое комплексное сопротивление 3, измерительную цепь, состоящую из последовательно соединенных активных сопротивлений 4 и 5 делителя, а также вольтметр 6. Сопротивление 4 и 5 измерительной цепи параллельно подключены к малому по величине сопротивлению 4 цепи делителя.

Недостатками известного способа определения комплексного сопротивления и схемы для его реализации являются: низкое быстродействие; невозможность проведения оперативных измерений; невозможность измерения комплексных сопротивлений объектов, содержащих электролиты.

Наиболее близкими по технической сущности к предлагаемому изобретению являются способ и схема для измерения импеданса датчика (заявка ЕПВ N 0065675, кл. МКИ4 GO1 R27/02, 27/26, 27/22, 1982). Этот способ заключается в том, что синхронно формируют первое синусоидальное напряжение U1 и прямоугольное напряжение U2, затем первое синусоидальное напряжение U1 подают на измерительную схему, имеющую измеряемый импеданс Z_x, на выходе которой появляется второе, пропорциональное импедансу Z_x синусоидальное напряжение U3. Это напряжение отфильтровывают и так сдвигают по фазе, чтобы полученное в результате этой операции напряжение U5 проходило через нуль одновременно с прямоугольным напряжением U2. После этого напряжение U5 детектируют в течение положительного полупериода, а в течение отрицательного полупериода закорачивают на землю, синхронизируют этот процесс прямоугольным напряжением U2. В результате перечисленных выше операций получают пропорциональное измеряемому импедансу Z_x постоянное напряжение U_dc.

Схема, реализующая этот способ, содержит генератор 1, первый выход которого подключен ко входу измерительной схемы 2, последовательно соединенной с фильтром 4, выход которого подключен к первому входу выпрямительной схемы 3, второй вход которой соединен со вторым выходом генератора 1, а выход является выходом устройства.

Недостатками наиболее близких по технической сущности к предлагаемому изобретению способа и схемы являются:
измерение только модуля активной составляющей полного сопротивления;
низкое быстродействие из-за необходимости выделения постоянной составляющей и как следствие невозможность измерения полного сопротивления, меняющегося во времени со скоростью, сравнимой с постоянной времени выпрямительной схемы 3.

При создании предлагаемого способа измерения параметров полного сопротивления и устройства для его реализации решались следующие задачи:
одновременное (со сдвигом в один-два периода рабочей частоты) измерение активной и реактивной составляющих полного сопротивления, в том числе двухполюсников, имеющих между полюсами ЭДС, постоянную или медленно меняющуюся во времени, а так же объектов, содержащих электролиты;
повышение скорости измерения по сравнению с известными способами, что позволяет осуществить измерение полного сопротивления медленно меняющегося во времени (медленно по сравнению с периодом сигнала, с помощью которого производятся измерения).

Решение задач осуществляется следующим образом. На выходах генератора синхронно вырабатывают синусоидальное и прямоугольное напряжения, синусоидальное подают на измерительную схему, содержащую измеряемое полное сопротивление Z_x. На выходе измерительной схемы получают напряжение, пропорциональное модулю полного сопротивления Z_x и со сдвигом фазы относительно синусоидального напряжения, сформированного на выходе генератора, равным фазовому сдвигу полного сопротивления (сдвигу фазы между напряжением и током в цепи, полное сопротивление которой измеряют), которое затем фильтруют и подают на управляемый интегратор, где его интегрируют в течение периода, причем в течение одного полупериода процесс интегрирования осуществляют без изменения знака интегрируемого напряжения, а в течение другого с изменением его знака на противоположный, при этом для измерения активной составляющей полного сопротивления процесс интегрирования начинают в момент перехода через нуль синусоидального напряжения на выходе генератора, а для измерения реактивной составляющей в момент достижения максимального по абсолютной величине значения того же напряжения. В результате интегрирования на выходе управляемого интегратора поочередно (очередность может быть любой) формируют сигналы, пропорциональные значениям активной и реактивной составляющих измеряемого полного сопротивления (под сигналами на выходе интегратора понимается совокупность измерений состояния любых физических носителей информации, напряжение, ток, кодированные наборы импульсов, потенциалов и т.д.), которые затем запоминают.

Процессом интегрирования и запоминанием управляют следующим образом. Прямоугольное и синусоидальное напряжения на выходах генератора синхронизируют таким образом, чтобы фронты и срезы прямоугольного напряжения совпадали с моментами перехода синусоиды через нуль, и подают на блок формирования управляющих сигналов, формирующий сигналы разрешения и знака интегрирования, а также сигнал записи результатов интегрирования в блок памяти. Все выходные сигналы блока формирования управляющих сигналов синхронны с синусоидальным напряжением генератора, т.к. формируются из прямоугольного. Сигнал разрешения интегрирования по длительности равен периоду напряжения генератора и его начало совпадает в режиме измерения активной составляющей полного сопротивления с переходом синусоидального напряжения генератора через нуль, в режиме измерения реактивной составляющей полного сопротивления с максимальным по абсолютной величине значением того же напряжения (т.е. со сдвигом на 90 или 90 ^o по фазе относительно предыдущего).

Сигнал знака интегрирования начинается и заканчивается одновременно с сигналом разрешения интегрирования, причем в первую половину своей длительности он устанавливает в управляемом интеграторе режим интегрирования без изменения знака интегрируемого напряжения, а в течениe другого с изменением его знака на противоположный (или наоборот).

Сигналом разрешения интегрирования управляемый интегратор поочередно включают в режим измерения активной и реактивной составляющих. При этом на его выходе в режиме измерения реактивной составляющей формируется сигнал, пропорциональный
U_msin,
а в режиме измерения активной составляющей сигнал, пропорциональный
U_mcos,
где U_m амплитуда напряжения на выходе измерительной схемы, пропорциональная модулю измеряемого полного сопротивления;
сдвиг фазы измеряемого полного сопротивления, т.е. эти сигналы пропорциональны составляющим измеряемого полного сопротивления.

После окончания каждого из режимов интегрирования сигналы с выхода интегратора по сигналу записи из формирователя управляющих сигналов записываются в блок памяти.

Сущность предлагаемого способа измерения полного сопротивления подтверждается следующим расчетом. По определению синусоидальные напряжения на выходе генератора (U1) и на выходе фильтра (U4) имеют вид
U₁ = U_1msin и U₄ = U_4msin(-_x),
где = t;
угловая частота;
t время
F_x сдвиг по фазе напряжения U4 относительно U1.

Интегрируют напряжение U4. Сигнал разрешения интегрирования, включая и выключая процесс интегрирования, тем самым задает его пределы 0.2n или n.3n в режиме измерения активной составляющей и n/2 5n/2 или 3n/27n/2 в режиме измерения реактивной составляющей. Так как сигналом знак интегрирования изменяют знак интегрируемого напряжения, то интеграл может быть представлен в виде двух слагаемых

где а1.а3 пределы интегрирования.

Здесь в вычисления введена постоянная составляющая U_o, которая в общем случае может присутствовать на выходе измерительной схемы одно- временно с основным синусоидальным сигналом. Поскольку интервалы (а2-а1) и (а3-а2) равны и интегрирование в них производится с противоположным знаком (по исходному определению), ее присутствие не влияет на результат. Очевидно, что подстановка пределов в интеграл дает следующие результаты интегрирования: в режиме измерения активной составляющей U_a = 4U_4mcos_x, в режиме измерения реактивной составляющей U_r = 4U_4msin_x. Но, т.к. U4_m пропорционально модулю полного сопротивления, а Ф_x равен фазовому сдвигу полного сопротивления, результаты интегрирования U_a и U_r пропорциональны активной и реактивной составляющим полного сопротивления соответственно. Таким образом, на выходе управляемого интегратора появляются сигналы: U_a, пропорциональный активной составляющей полного сопротивления Z_x, и U_r, пропорциональный реактивной составляющей полного сопротивления Z_x, в зависимости от режима интегрирования.

Использование управляемого интегрирования в течение периода синусоидального напряжения на выходе генератора со сдвигом его начала позволяет измерять как активную, так и реактивную составляющие полного сопротивления и, кроме того, сокращает минимально необходимое "чистое" время измерения каждой из составляющих до одного периода напряжения генератора, т.е. увеличивает быстродействие измерителей, использующих предлагаемый способ. Смена знака интегрирования в середине интервала компенсирует в выходном сигнале составляющие, мало меняющиеся за период синусоидального напряжения генератора и, следовательно, исключает влияние такого рода воздействий на входах измеряемого двухполюсного и на результаты измерений. В частности, это относится к наводимым ЭДС от помех и от различных электрохимических процессов, если они имеют место в устройствах, входящих в измеряемую цепь.

На фиг.1 дана схема устройства измерения полного сопротивления; на фиг.2 временная диаграмма работы устройства измерения полного сопротивления на фиг. 3 схема аналогового управляемого интегратора; на фиг.4 схема широкодиапазонного мультиплексора; на фиг.5 схема трехрежимного интегратора; на фиг. 6 временная диаграмма работы аналогового управляемого интегратора.

Схема устройства, реализующего предлагаемый способ измерения полного сопротивления, содержит генератор 1, первый выход которого соединен со входом измерительной схемы 2, содержащей измеряемое полное сопротивление Z_x, выход которой последовательно соединен через фильтр нижних частот 3 с первым входом управляемого интегратора 4, второй и третий входы которого соединены с одноименными выходами блока формирования управляющих сигналов 6, подключенного своим входом ко второму выходу генератора 1, а первым выходом ко второму входу блока памяти 5, первый вход которого соединен с выходом управляемого интегратора 4, а выход является выходом схемы.

Измерение полного сопротивления предлагаемым способом осуществляют следующим образом. На выходах генератора 1 синхронно вырабатывают синусоидальное (U1) и прямоугольное напряжения (U2) (фиг.2). Эти напряжения синхронизируют таким образом, чтобы фронты и срезы прямоугольного напряжения (U2) совпадали с моментами перехода синусоидального напряжения (U1) через нуль. Синусоидальное напряжение подают на измерительную схему 2, содержащую измеряемое полное сопротивление Z_x. На выходе измерительной схемы 2 получают напряжение (U3), пропорциональное модулю измеряемого полного сопротивления Z_x и со сдвигом фазы относительно синусоидального напряжения U1, равным фазовому сдвигу измеряемого полного сопротивления Z_x (сдвигу фазы между напряжением и током в цепи, полное сопротивление которой измеряют). Напряжение U3 затем фильтруют и получают синусоидальное напряжение U4 (фиг.2). Это напряжение подают на управляемый интегратор 4, где его интегрируют в течении периода, причем процесс интегрирования разделяют на две равные части и в течение одной из них интегрируют без изменения знака интегрируемого напряжения, а в течение другой, изменяя на противоположный. При этом интегрирование начинают в момент перехода через нуль напряжения U1 для измерения активной составляющей и в момент достижения максимального значения по абсолютной величине того же напряжения (т.е. со сдвигом на 90 или 90^o по фазе относительно напряжения U1) для измерения реактивной составляющей полного сопротивления Z_x. В результате интегрирования на выходе управляемого интегратора 4 поочередно (очередность может быть любой) получают сигналы, пропорциональные значениям активной и реактивной составляющих измеряемого полного сопротивления Z_x (под сигналами на выходе интегратора понимается совокупность изменений состояния любых физических носителей информации:напряжение, ток, кодированные наборы импульсов, потенциалов и т.д.), которые затем запоминают в блоке памяти 5.

Процессом интегрирования синусоидального напряжения U4 и запоминанием сигналов, полученных в результате интегрирования, управляют следующим образом. Прямоугольное напряжение U2 с выхода генератора 1 подают на блок формирования управляющих сигналов 6, формирующий сигналы разрешения и знака интегрирования, а также сигнал записи результатов интегрирования в блок памяти. Все выходные сигналы блока формирования управляющих сигналов 6 синхронны с синусоидальным напряжением U1, т.к. формируются из прямоугольного напряжения U2. Сигнал разрешения интегрирования по длительности равен периоду напряжения U1 и его начало совпадает в режиме измерения активной составляющей полного сопротивления с переходом синусоидального напряжения генератора через нуль, в режиме измерения реактивной составляющей полного сопротивления с максимальным по абсолютной величине значением того же напряжения (т.е. со сдвигом на 90 или 90^o по фазе относительно предыдущего).

Сигнал знака интегрирования начинается и заканчивается одновременно с сигналом разрешения интегрирования, причем в первую половину своей длительности он устанавливает в управляемом интеграторе режим интегрирования без изменения знака интегрируемого напряжения, а в течениt другого с изменением его знака на противоположный или наоборот.

Сигналом разрешения интегрирования управляемый интегратор 4 поочередно включают в режим измерения активной и реактивной составляющих. При этом на его выходе в режиме измерения реактивной составляющей формируется сигнал U_r, пропорциональный
U_msin,
а в режиме измерения активной составляющей сигнал U_a, пропорциональный
U_mcos,
где U_m амплитуда напряжения на выходе измерительной схемы, пропорциональная модулю измеряемого полного сопротивления;
сдвиг фазы измеряемого импеданса;
т. е. эти сигналы пропорциональны составляющим измеряемого полного сопротивления.

После окончания каждого из режимов интегрирования сигналы с выхода интегратора по сигналу записи из формирователя управляющих сигналов 6 записывают в блок памяти 5.

Значения сигналов U_a и U_r, хранящиеся в блоке памяти 5, могут быть использованы для индикации значений активной и реактивной составляющих измеряемого полного сопротивления, дальнейшей обработки в ЭВМ, микропроцессоре или как управляющие сигналы.

Схема устройства, реализующего предлагаемый способ измерения параметров полного сопротивления (фиг.1), содержит генератор 1, измерительную схему 2, содержащую измеряемое полное сопротивление Z_x, фильтр нижних частот 3, управляемый интегратор 4, блок памяти 5 и блок формирования управляющих сигналов 6. Первый выход генератора 1, предназначенный для формирования синусоидального напряжения U1, подключен ко входу измерительной схемы 2, выход которой последовательно соединен через фильтр нижних частот 3 с первым входом управляемого интегратора 4, служащим для подачи интегрируемого напряжения. Второй и третий входы управляемого интегратора 4, являющиеся управляющими входами, подключены к одноименным выходам блока формирования управляющих сигналов 6, из которых второй предназначен для формирования сигнала разрешения интегрирования (U_p), а третий для формирования сигнала знака интегрирования (U_s). Вход блока формирования управляющих сигналов 6 соединен со вторым выходом генератора 1, служащим для формирования прямоугольного напряжения U2, а первый выход со вторым (управляющим) входом блока памяти 5. Первый вход блока памяти 5 подключен к выходу управляемого интегратора 4, а выход является выходом устройства.

Управляемый интеграл 4 может быть реализован как цифровым, так и аналоговым способами. Пример построения аналогового управляемого интегратора 4 показан на схеме фиг. 3. Схема аналогового управляемого интегратора 4 содержит широкодиапазонный мультиплексор 7 [1,с.283] изображенный на фиг.4 трехрежимный интегратор 8 [там же, с.143] изображенный на фиг.5, линию задержки 9 и одновибратор 10. Первый и второй входы широкодиапазонного мультиплексора 7 соединены и подключены к первому входу аналогового управляемого интегратора 4. Управляющий вход широкодиапазонного мультиплексора 7 (обозначенный на схеме фиг. 3 U_упр.) является третьим входом аналогового управляемого интегратора 4, а его третий и четвертый входы заземлены. Второй вход аналогового управляемого интегратора 4 подключен ко входу S1 трехрежимного интегратора 8 и последовательно через линию задержки 9 ко входу одновибратора 10, выход которого соединен со входом S2 трехрежимного интегратора 8. Первый вход трехрежимного интегратора 8 подключен к выходу широкодиапазонного мультиплексора 7, а его выход является выходом аналогового управляемого интегратора 4.

Блок формирования управляющих сигналов 6 может быть построен, например, на цифровых логических микросхемах.

Блок памяти 5 может быть построен, например, на регистрах, ОЗУ и т.п. если используется цифровой управляемый интегратор, или на схемах выборки-хранения, если используется аналоговый управляемый интегратор.

Схема, реализующая предлагаемый способ измерения параметров полного сопротивления, работает следующим образом. На первом выходе генератора 1 (фиг. 1) формируется синусоидальное напряжение U1 и синхронно с ним на втором выходе прямоугольное напряжение U2 (временная диаграмма, фиг.2). Напряжение U1 с первого выхода генератора 1 поступает на вход измерительной схемы 2, имеющей измеряемое полное сопротивление Z_x. На выходе измерительной схемы 2 появляется напряжение U3, пропорциональное измеряемому полному сопротивлению Z_x, которое отфильтровывается в фильтре 3. Выходное напряжение фильтра 3 U4 подается на первый вход управляемого интегратора 4. Блок формирования управляющих сигналов 6 синхронно с напряжением U2 формирует сигналы U_p, U_s и U₃, управляющие работой управляемого интегратора 4 и блока памяти 5 (фиг.2): U_p сигнал разрешения интегрирования U_s - сигнал задающий знак интегрируемого напряжения; U₃ сигнал записи информации блоком памяти 6, которая поступает на него с выхода управляемого интегратора 4.

Аналоговый управляемый интегратор 4, схема которого изображена на фиг.3, работает следующим образом. Напряжение U4 поступает на первый вход аналогового управляемого интегратора 4 и с него на первый и второй входы широкодиапазонного мультиплексора 7, схема которого изображена на фиг.4. Сигнал U_s поступает на третий вход аналогового управляемого интегратора 4 и с него на управляющий вход широкодиапазонного мультиплексора 7, работа которого описана в [1, с.283,284] На выходе широкодиапазонного мультиплексора 7 формируется напряжение U_вых..

U_вых.=U4 при U_s=1B;
U_вых.=U4 при U_s=-1B.

Напряжение U_вых. с выхода широкодиапазонного мультиплексора 7 поступает на первый вход трехрежимного интегратора 8, схема которого изображена на фиг. 5, а работа описана в [1, с.143] Управление трехрежимным интегратором 8 осуществляется сигналом U_p, поступающим на второй вход аналогового управляемого интегратора 4, и с него на вход S1 трехрежимного интегратора 8, и сигналом U_уст., поступающим на вход S2 трехрежимного интегратора 8 с выхода одновибратора 10. Одновибратор 10 запускается срезом сигнала U_p, задержанным в линии задержки 9 на время до появления среза сигнала U₃ (время t₁ на временной диаграмме, фиг. 6) и вырабатывает на своем выходе сигнал U_уст. согласно временной диаграмме на фиг.6. Длительность сигнала U_уст. определяется временем, необходимым для сброса трехрежимного интегратора 8.

Сигнал U_p управляет ключом S1 трехрежимного интегратора 8, а сигнал U_уст. ключом S2, причем высокому уровню управляющего сигнала соответствует замкнутое положение ключа. Сигнал U_p устанавливает трехрежимный интегратор 8 в режим интегрирования (время t₀ на временной диаграмме на фиг.6), а сигнал U_уст. в режим сброса (время t₂ на временной диаграмме на фиг.6). Во время отсутствия сигналов U₃ и U_уст. трехрежимный интегратор 8 находится в режиме хранения (ключи S1 и S2 разомкнуты, время t₁ на временной диаграмме на фиг. 6).

Таким образом на выходе трехрежимного интегратора 8, который является выходом аналогового управляемого интегратора 4, формируются сигналы, U_a, пропорциональный активной составляющей полного сопротивления Z_x и U_r, пропорциональный реактивной составляющей, в зависимости от режима интегрирования.

Режим интегрирования устанавливается формирователем управляющих сигналов 6, при этом очередность установки режимов определяется конкретной задачей и может быть любой. Мы рассматриваем случай поочередной установки режимов интегрирования (фиг.2).

Сигналы U_a и U_r записываются в блок памяти 5 и там хранятся. Управление записью осуществляется сигналом U₃, поступающим на второй вход блока памяти 5 с первого выхода формирователя управляющих сигналов 6.

Список литературы:
1. У.Титце, К.Шенк. Полупроводниковая схемотехника.-М. Мир, 1982.

Формула изобретения

1. Способ измерения параметров полного сопротивления, заключающийся в том, что нормируют первое синусоидальное напряжение, которое подают на измеряемое полное сопротивление, на выходе которого формируется второе синусоидальное напряжение, пропорциональное модулю измеряемого полного сопротивления и со сдвигом фазы относительно первого синусоидального напряжения, равным базовому сдвигу измеряемого полного сопротивления, второе синусоидальное напряжение фильтруют, отличающийся тем, что отфильтрованное второе синусоидальное напряжение интегрируют в течение периода, причем в течение одного полупериода интегрируют без изменения знака интегрируемого напряжения, а в течение другого полупериода с изменением его знака на противоположный, при этом для измерения активной составляющей полного сопротивления процесс интегрирования начинают в момент перехода через "0" первого синусоидального напряжения, а для измерения реактивной составляющей - в момент достижения максимального по абсолютной величине значения первого синусоидального напряжения и по соответствующим результатам интегрирования судят о величине активной и реактивной составляющих измеряемого полного сопротивления.

2. Устройство для измерения параметров полного сопротивления, содержащее генератор, к первому выходу которого подключены последовательно соединенные измерительная схема, содержащая измеряемое полное сопротивление, и фильтр, отличающееся тем, что введены управляемый интегратор, блок памяти и блок нормирования управляющих сигналов, вход которого подключен к второму выходу генератора, второй и третий выходы к одноименным входам управляемого интегратора, первый вход которого соединен с выходом фильтра, а выход с первым входом блока памяти, второй вход которого подключен к первому выходу блока формирования управляющих сигналов, а выход является выходом устройства.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6