Устройство для демодуляции двоичных сигналов
Использование: изобретение относится к радиосвязи. Сущность изобретения: устройство содержит один блок выбора и хранения отчетов 1, один блок обработки сигналов 2, одну линию задержки 3, один блок оценки импульсной реакции 4, один компенсатор межсимвольных искажений 5, два вычислительных блока 6, 7, один многовходовый сумматор 8, один блок сравнения 9, один регистр сдвига 10. 3 ил.
Предполагаемое изобретение относится к области радиосвязи, предназначено для использования в системах передачи дискретных (двоичных) сообщений по каналам связи с рассеянием энергии принимаемых сигналов во времени и по частоте, например в декаметровом канале связи.
Известно устройство (1), содержащее перемножители, выходы которых соединены через сумматоры с входами вычитающих блоков, первый дополнительный сумматор, блок оценки импульсной реакции, реле, ключ, счетчик и линию задержки, вход которой соединен с выходом блока преобразования входного сигнала, второй дополнительный сумматор, вход которого соединен с входом дискриминатора уровня сигнала, регистр сдвига, выхода которого соединены с первыми входами одним перемножителей, выходы счетчика соединены с первыми входами других перемножителей, вторые входы которых соединены с вторыми входами одних перемножителей и выходами блока оценки импульсной реакции, вход которого соединен с одним выходом линии задержки, другие выходы которой соединены с дополнительными входами соответствующих вычитающих блоков, выходы которых через первый дополнительный сумматор соединены с входами второго дополнительного сумматора, причем выход дискриминатора уровня сигнала соединен с первым входом ключа, выход которого через реле соединен с входом регистра сдвига, а соответствующий выход счетчика соединен с вторым входом ключа. Недостатком данного устройства является снижение достоверности передачи при увеличении скорости передачи из-за ограниченных частотных свойств ключевых перемножителей, управляемых счетчиков. Известно также устройство (2), содержащее регистр сдвига и блок преобразования входного сигнала, выходы которого подключены к сигнальным входам блоков обработки сигналов, каждый из которых содержит последовательно соединенные линию задержки и блок оценки импульсной реакции, причем вход линии задержки является сигнальным входом блока обработки сигналов, а вход блока преобразования входного сигнала и вход регистра сдвига является соответственно входом и выходом устройства, введены первые и вторые сумматоры и последовательно соединенные вычислительный блок и блок сравнения, а в каждом блоке обработки сигналов компенсатор межсимвольных искажений, первый и второй вычислительные блоки, при этом первые и вторые выходы блоков обработки сигналов подключены к входам соответственно первых и вторых сумматоров, выходы которых подключены к вычислительному блоку, выход блока сравнения подключен ко входу регистра сдвига, выходы которого подключены к управляющим входам блоков обработки сигналов, в каждом из которых соответствующие выходы линии задержки подключены к первому у входу первого вычислительного блока и первым входам компенсатора межсимвольных искажений, выходы которого подключены к вторым входам первого вычислительного блока, выходы блока оценки импульсной реакции подключены к входам второго вычислительного блока, вторым входом компенсатора межсимвольных искажений и третьим входом первого вычислительного блока, выходы которого, а также выходы второго вычислительного блока являются соответственно первым и вторым выходами блока обработки сигналов, управляющими входами которого являются вторые входы блока оценки импульсной реакции и третьи входы компенсатора межсимвольных искажений. Недостатком данного устройства является быстрый рост числа вспомогательных вычислительных операций (по показательному закону) при увеличении скорости передачи, что делает устройство практически не реализуемым. Целью предполагаемого изобретения является повышение скорости передачи (при сохранении высокой достоверности приема) за счет использования рекуррентности процедуры демодуляции, основанной на итерационном способе получения регуляризованного решения при непрерывном изменении значений информационных символов, а также за счет упрощения самого устройства. Это достигается тем, что в устройство для демодуляции двоичных сигналов содержащее регистр сдвига, блок сравнения, многовходовой сумматор, блок выбора и хранения отсчетов выходы которого подключены к сигнальным входам блоков обработки сигналов, каждый из которых содержит линию задержки, блок оценки импульсной реакции, компенсации межсимвольных искажений, первый вычислительный блок, причем вход линии задержки является сигнальным входом блока обработки сигналов, а вход блока преобразования входного сигнала и вход регистра сдвига является соответственно входом и выходом устройства, последний выход линии задержки соединен с первым входом блока оценки импульсной реакции, вторые входы которого соединены с выходами регистра сдвига и с первыми входами компенсатора межсимвольных искажений, являющимися управляющими входами блоков обработки сигналов, все выходы линии задержки, кроме первого, соединены с вторыми входами компенсатора межсимвольных искажений, третьи входы которого соединены с выходами блока оценки импульсной реакции и с входами второго вычислительного блока, первый выход линии задержки и выходы компенсатора межсимвольных искажений соединены с первыми входами первого вычислительного блока, причем выход блока сравнения соединен с входом регистра сдвига, причем выходы второго вычислительного блока соединены с вторыми входами первого вычислительного блока, выход которого является выходом блока обработки сигналов и подключен к соответствующему входу многовходного сумматора, выход которого подключен к соответствующему входу многовходного сумматора, выход которого подключен к входу блока сравнения. На фиг. 1 представлена функциональная схема предлагаемого устройства, на фиг. 2 схема реализации первого вычислительного блока, на фиг. 3 схема реализации второго вычислительного блока. Устройство содержит блок выбора и хранения отсчетов 1, блок обработки сигналов 2, линию задержки 3, блок оценки импульсной реакции 4, компенсатор межсимвольных искажений 5, первый вычислительный блок 6, второй вычислительный блок 7, многовходовой сумматор 8, блок сравнения 9, регистр сдвига 10. Обозначим низкочастотный эквивалент импульсной реакции канала связи с памятью через g(t,





W = [



где (

gij g(t,t jT), t

Например, при М 3 выражение (2) имеет вид:

Таким образом при данном выборе матриц в (3) интервал анализа определяется как Та МТ. Такой выбор интервала анализа по сравнению с прототипом, где для функционирования устройства необходимо Та (к + М 2)Т, обусловливает возможность увеличения скорости передачи и определяет преимущество заявляемого устройства перед прототипом, а именно при К М (как принято в прототипе) Та в заявленном устройстве в 2 раза меньше и поэтому существенно меньше влияние этого, что на интервале Та предполагается постоянство отсчетов импульсной реакции. Длительность импульсной реакции в канале постоянна, и при увеличении скорости передачи относительное увеличение интервала анализа в прототипе приведет к существенно большему отстаиванию демодулятора от изменения свойств канала, чем в заявляемом устройстве. Кроме того, при полном переборе гипотез относительно реализации дискретной последовательности bi} на интервале Та потребуется тем или иным способом проанализировать 2 Ta/T альтернатив реализации этой последовательности. Увеличение Та ведет к увеличению объема вычислений по показательному закону, что препятствует наращиванию скорости передачи в прототипе в большей степени, чем в заявляемом устройстве. Если бы





являющийся эквивалентной формой записи выражения (2) при W 0. В случае





где I единичная матрица. В соответствии с алгоритмом приема в целом с поэлементным принятием решения для двоичной последовательности (m 2) при использовании противоположных сигналов оценка первого кодового символа на рассматриваемом интервале анализа может быть преобразована в решение по правилу:

При фиксированном интервале анализа интерационная процедура получения регуляризованного решения системы (2), позволяющая уменьшить число операций при решении системы линейных алгебраических уравнений, имеет вид (3):

где

где

где n шаг интерации,

Gn строка матрицы G,
Zn элемент вектора Z. Нулевое приближение для (В) и (10) выбирается в виде



Структура формулы (11) показывает, что оценка каждой компоненты вектора В представляет собой весовую сумму отсчетов наблюдаемого колебания на интервале анализа, где в качестве весов выступает произведение вида (1 - GкAк),





во втором вычислительном блоке 7:
(1 G3A3)(1 G2A2)A1Zi+1 - P1G2A1 P1
(1 G3A3)(A2Zi+2 P2G3A2 P2
A3Zi+3 P3 (12)
5. Складываются первые элементы всех групп Р1, P2, P3. Их сумма представляет собой оценку для





В выражении (13)





все блоки рис. 2, обозначение МП, реализуют операцию (14) соответственно столько раз, сколько элементов содержится в результирующей матрице. Реализовать вычисление значение С можно на основе аналоговых перемножителей сигналов 525ПС2 и сумматора, выполненного с использованием операционного усилителя. Схемы включения перемножителей 525ПС2 в операционных усилителей в качестве сумматоров приведены в (4). Реализация линии задержки ЛЗ на такт аналогично реализации линии задержки 3 прототипа. Вычитающее устройство ВУ-1 реализуется сумматором, на один вход которого подается сигнал, соответствующий 1, а на другой инвертированное значение сигнала с выхода МП-5 ВУ-2 содержит 6 инверторов и 4 вычитающих устройства, аналогичных ВУ-1. Аналоговый перемножитель П можно реализовать на основе перемножителей 525ПС2. Вычислитель обратной величины 1/Х также можно реализовать на микросхеме 525ПС2, на один вход которой подать постоянный единичный уровень. Схема включения 525АС2 в качестве делителя приведена в (5), стр. 53/59. Во втором вычислительном блоке 7 формируется по очищенным отсчетам входного сигнала значение оценки

Формула изобретения
РИСУНКИ
Рисунок 1, Рисунок 2, Рисунок 3
Похожие патенты:
Изобретение относится к радиотехнике
Способ приема сигналов с угловой модуляцией // 2040860
Изобретение относится к способам передачи данных по каналам связи и может быть использовано для построения устройств приема сигналов с угловой модуляцией, а именно с частотой и фазовой манипуляцией
Изобретение относится к технике электросвязи и может быть использовано для приема дискретных сигналов, передаваемых по каналам связи со скоростью до 16,0 кбит/с
Изобретение относится к радиотехнике
Изобретение относится к электросвязи
Изобретение относится к радиотехнике
Изобретение относится к технике электросвязи и может использоваться в многорежимных устройствах преобразования сигналов (УПС), работающих в многоточечных сетях передачи данных
Изобретение относится к передатчикам, способам передачи и приемникам и касается в основном способа передачи модулированных волн с использованием импульсов большой длительности на множестве частот (31, 32, 33....3N) Преимущественно две соседние частоты отделены друг от друга на 1/T, где T - длительность полезных интервалов передачи
Изобретение относится к способу и устройству для определения качества сигнала, в частности для определения информации о надежности бита для фазомодулированных сигналов
Изобретение относится к области приема радиосигналов с абсолютной фазой манипуляцией /ФМн/ на 180o и может быть использовано в спутниковых, радиорелейных цифровых системах связи, передаче дискретной информации по проводным каналам и др
Изобретение относится к радиотехнике и может найти применение в устройствах контроля и анализа шумоподобных ФМН-сигналов, служит для повышения помехоустойчивости при воздействии узкополосных помех
Фазовый детектор такта // 2115252
Изобретение относится к фазовому детектору такта для синхронной передачи данных в приемнике системы связи, в которой для получения фазового критерия такта из принимаемого сигнала образуют два соседних главных значения отсчета на длительность символа Т, а также дополнительное, лежащее посредине между этими двумя значениями промежуточное значение отсчета
Изобретение относится к радиотехнике и может быть использовано в линиях цифровой радиосвязи
Изобретение относится к системам цифровой связи, использующим прямое исправление ошибок, в частности, к способу и устройству для декодирования принимаемых когерентных сигналов, модулированных методом многоуровневой фазовой манипуляции (МФМ) с дифференциальным кодированием символов, с помощью метрики мягкого решения