Преобразователь аналог-код с индуктивным датчиком

 

Изобретение относится к информационно-измерительной технике и может быть использовано для преобразования в код выходного напряжения индуктивных датчиков, входным воздействием которых являются физические параметры: перемещение, давление, момент и т. д. Задача данного изобретения - повышение точности. Поставленная задача решается тем, что в схему известного преобразователя аналог-код с индуктивным датчиком, содержащего индуктивный датчик, формирователь информационного сигнала, генератор синусоидального сигнала, синтезатор частот и аналого-цифровой преобразователь двухтактного интегрирования, введен формирователь интервала интегрирования, выполненный в виде последовательно соединенных счетчика импульсов, постоянного запоминающего устройства и регистра, а формирователь информационного сигнала выполнен в виде трансформатора, образующего с выходными элементами индуктивного датчика мост переменного тока, благодаря чему третья и кратные ей гармоники аддитивной помехи оказываются подавленными полностью, пятая и седьмая - в шесть и восемь с половиной раза соответственно, что обеспечивает повышение линейности функции преобразования устройства. 4 ил.

Изобретение относится к информационно-измерительной технике и может быть использовано для преобразования в код выходного сигнала индуктивных датчиков (ИД), входным воздействием которых являются физические параметры: перемещение, давление, момент и т.д.

Известно устройство, преобразователь перемещения в цифровой код (1), содержащее операционный усилитель с положительной обратной связью, дифференциально-трансформаторный ИД, два выпрямителя, сумматор, вычитатель и аналого-цифровой преобразователь (АЦП). Недостатком данного устройства является низкая точность, обусловленная нелинейность функции преобразования из-за несинусоидальной формы напряжения питания ИД, представляющего собой цепь со сталью.

Из известных устройств наиболее близким по технической сущности является устройство, описанное в (2). Это устройство содержит синтезатор частот и последовательно соединенные функциональный цифроаналоговый преобразователь (ЦАП), преобразователь напряжение ток, дифференциально-трансформаторные датчик, выпрямитель, АЦП двухтактного интегрирования (АЦП ДИ). Выходы синтезатора частот соединены с входами функционального ЦАП, выпрямителя и АЦП ДИ. Недостатком данного устройства является низкая точность. Низкая точность обусловлена тем, что ИД содержит стальной сердечник, нелинейность кривой намагничивания которого, а также потери на магнитный гистерезис, вихревые токи и дополнительные потери, приводят к тому, что в его выходном сигнале появляются составляющие высших гармоник. При питании катушки со сталью от источника синусоидального напряжения (3) в выходном сигнале схемы появляются составляющие высших гармоник, нечетных по отношению к основной гармонике, амплитуды которых быстро падают с ростом их порядкового номера. В дифференциальных конструкциях датчиков вследствие асимметрии геометрических размеров и различия свойств материала его половин высшие гармоники попарно не компенсируют друг друга и выступают в виде помехи, аддитивной к выходному сигналу датчика. Интенсивность проявления такого рода помехи зависит от воздействия многих факторов изменения напряжения и частоты питания датчика, изменения температуры, времени и др.

Задача данного изобретения состоит в повышении точности.

Поставленная задача решается тем, что известный преобразователь аналог-код с индуктивным датчиком, содержащий индуктивный датчик, выход которого соединен с входом формирователя информационного сигнала, выход которого соединен с входом аналого-цифрового преобразователя двухтактного интегрирования, генератор синусоидального сигнала, первый выход которого соединен с входом синтезатора частот, выходы которого соединены с первым и вторым управляющими входами аналого-цифрового преобразователя двухтактного интегрирования, дополнительно снабжен формирователем интервала интегрирования, выполненным в виде последовательно соединенных счетчика импульсов, постоянного запоминающего устройства и регистра, счетные входы счетчика импульсов и регистра объединены и являются входом тактовой частоты, а вход сброса счетчика импульсов является входом сброса формирователя интервала интегрирования, формирователь информационного сигнала выполнен в виде трансформатора, подключенного к выходным элементам индуктивного датчика с образованием моста переменного тока, диагональ питания которого подключена ко второму выходу генератора синусоидального сигнала, а измерительная диагональ является выходом формирователя информационного сигнала, выходы синтезатора частот соединены соответственно с входом тактовой частоты и входом сброса формирователя интервала интегрирования, выходы регистра которого соединены соответственно с третьим, четвертым и пятым управляющими входами аналого-цифрового преобразователя двухтактного интегрирования.

На фиг. 1 представлена структурная схема преобразователя аналог-код для индуктивного датчика, на фиг. 2 схема АЦП ДИ, на фиг. 3 схема ФИИ, на фиг. 4- временные диаграммы, поясняющие работу устройства.

Структурная схема (фиг. 1) содержит: 1 дифференциальный индуктивный датчик, 2 формирователь информационного сигнала, 3 генератор синусоидального сигнала, 4 АЦП ДИ, 5 синтезатор частот, 6 ФИИ. Выход датчика соединен с входом формирователя информационного сигнала, выход которого соединен с входом АЦП ДИ, выходы генератора соединены с формирователем информационного сигнала и входом синтезатора частот. Выходы синтезатора частот соединены с входами ФИИ и первым 7 и вторым 8 управляющими входами АЦП ДИ, выходы ФИИ соединены с третьим 9, четвертым 10 и пятым 11 управляющими входами АЦП ДИ.

Формирователь информационного сигнала 2 выполнен в виде трансформатора, подключенного к выходным элементам индуктивного датчика 1 с образованием моста переменного тока, диагональ питания которого подключена к выходу генератора синусоидального сигнала 3, а измерительная диагональ является выходом формирователя информационного сигнала.

На фиг. 2 введены обозначения: 12-15 электронные ключи, 16-18 элементы интегратора, 19 сравнивающее устройство, 20 инвертор, 21, 22 - RS-триггеры, 23 счетчик импульсов. Управляющий вход 7 АЦП ДИ соединен с входом инвертора, выход которого соединен с S-входом триггера 23 и R-входом счетчика 23. Вход 9 АЦП ДИ соединен с S-входом триггера 21, выход которого соединен с управляющим входом ключа 13. Вход 8 АЦП ДИ соединен с С-входом счетчика 23. Входы 10 и 11 АЦП ДИ соединены с управляющими входами ключей 12 и 14. Выходы ключей через резистор 16 соединены с входом усилителя интегратора 18, выход которого соединен с входом сравнивающего устройства 19 и через ключ 15 с инвертирующими входом усилителя 19. Выход сравнивающего устройства соединен с R-входом триггеров 21 и 22. Прямой выход триггера 22 соединен с входом запрета счетчика 23, а инверсный с управляющим входом ключа 15.

На фиг. 3 приведена схема ФИИ, который содержит: 24 счетчик импульсов, 25 ПЗУ, 26 регистр. Вход 7 является R-входом счетчика 24, вход 8 ФИИ соединен с С-входами счетчика 24 и регистра 26. Выходы разрядов счетчика соединены с адресными входами ПЗУ 25, выходы данных которого соединены с входами регистра.

На фиг. 4: 27 напряжение питания ИД; 28 выходной сигнал формирователя информационного сигнала с ИД; 29 напряжение третьей гармоники в выходном сигнале датчика; 30б напряжение на выходе интегратора. Замкнутому состоянию ключей соответствует сигнал логической единицы.

Устройство работает следующим образом.

Выходной сигнал формирователя информационного сигнала подвергается непосредственному аналого-цифровому преобразованию с помощью АЦП ДИ (4), цикл работы и тактовая частота которого привязываются к периоду напряжения питания датчика с помощью синтезатора частот (6). Узел ФИИ (6) формирует интервал интегрирования и сигналы управления ключами АЦП ДИ.

Выходной сигнал формирователя информационного сигнала содержит основную и ряд высших нечетных гармоник и может быть представлен в виде: Синхронизируя цикл измерения с периодом синусоидального напряжения питания ИД и выбирая время интегрирования выходного сигнала схемы, равным периоду его третьей гармоники, можно получить выражения для средних значений полезного сигнала и высших нечетных гармоник: Таким образом, третья и все кратные ей гармоники аддитивной помехи в выходном сигнале формирователя информационного сигнала оказываются подавленными полностью, пятая и седьмая в 6 и 8,5 раза соответственно. Следствием подавления такого рода помех является повышение линейности функции преобразования устройства.

Формирование интервала интегрирования T₁ T_п/3 осуществляется с помощью ФИИ, фиг. 3. По сигналу начала измерения "ПУСК" счетчик 24 начинает счет. Выходные сигналы счетчика 24 поступают на адресные входы ПЗУ 25, формируя на выходах ПЗУ сигналы управления работой АЦП ДИ, которые по фронту тактового сигнала f_т переписываются в регистр 26. Управляющие сигналы ФИИ 9-10 поступают в цифровую часть АЦП ДИ, обеспечивая переключение электронных ключей в его аналоговой части. Длительность первого такта интегрирования Т₁, равная периоду третьей гармоники частоты напряжения питающего ИД, обеспечивается записью соответствующего кода в ПЗУ при его программировании.

В АЦП ДИ фиг. 2 в исходном состоянии ключи 12-14 разомкнуты, а ключ 15 замкнут. По сигналу 7 "Пуск", поступающему из синтезатора частот 5 и сформированному при прохождении выходного сигнала формирователя информационного сигнала через ноль, срабатывает триггер 22, размыкая ключ 15, и одновременно по сигналу 11, поступающему из ФИИ, ключ 14 подключает вход интегратора к шине нулевого потенциала. Счетчик 23 после сброса начинает подсчет импульсов тактовой частоты. Такое состояние схемы сохраняется до момента появления сигнала логической единицы на выходе 10 ФИИ (фиг. 4). При переходе сигнала 10 в единичное состояние ключ 14 размыкается, а ключ 12 замыкается и начинается интегрирования ФИИ формирует ИД. По окончании первого такта интегрирования ФИИ формирует сигнал 9 начала второго такта интегрирования. По этому сигналу ключ 12 размыкается, а ключ 13 замыкается, подключая к входу интегратора опорное напряжение U_o полярности, противоположной U_x. По достижении нулевого значения напряжения на выходе интегратора, сбрасывает сравнивающее устройство 19, перебрасывая триггеры 21 и 22, тем самым останавливая счетчик 23, включая ключ 13 и замыкая ключ 15. Выходной код счетчика 23 N пропорционален входному сигналу АЦП ДИ и свободен от действия аддитивной помехи в выходном сигнале ИД, связанной с высшими нечетными гармониками.

При симметричном расположении интервала интегрирования Т₁ относительно максимального значения синусоидального выходного сигнала измерительной схемы с ИД значение кода АЦП ДИ: где N_x код результата преобразования; U_x,m амплитуда напряжения питания ИД; U₀ амплитуда опорного напряжения; N₀ значение кода счетчика, соответствующего длительности Т₁.

Основные узлы устройства могут быть реализованы с использованием следующих микросхем: в синтезаторе частот 564ГГ1, в АЦП ДИ ключи 590КН5, счетчик 561ИЕ10, триггеры 21, 22 561ТМ2, в ФИИ счетчик 24 561ИЕ10, ПЗУ 25 573РФ2, регистр 26 555ИР23.

Формула изобретения

Преобразователь аналог код с индуктивным датчиком, содержащий индуктивный датчик, выход которого соединен с входом формирователя информационного сигнала, выход которого соединен с информационным входом аналого-цифрового преобразователя двухтактного интегрирования, генератор синусоидального сигнала, первый выход которого соединен с входом синтезатора частот, выходы которого соединены с первым и вторым управляющими входами аналого-цифрового преобразователя двухтактного интегрирования, отличающийся тем, что он снабжен формирователем интервала интегрирования, выполненным в виде последовательно соединенных счетчика импульсов, постоянного запоминающего устройства и регистра, счетные входы счетчика импульсов и регистра объединены и являются входом тактовой частоты, а вход сброса счетчика импульсов является входом сброса формирователя интервала интегрирования, формирователь информационного сигнала выполнен в виде трансформатора, подключенного к выходным элементам индуктивного датчика с образованием моста переменного тока, диагональ питания которого подключена к второму выходу генератора синусоидального сигнала, а измерительная диагональ является выходом формирователя информационного сигнала, выходы синтезатора частот соединены соответственно с входом тактовой частоты и входом сброса формирователя интервала интегрирования, выходы регистра которого соединены соответственно с третьим пятым управляющими входами аналого-цифрового преобразователя двухтактного интегрирования.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4