Цифровой синтезатор частот

 

Использование: в радиолокации, системах связи и зондирования различных сред, в электронной технике для синтеза сигналов с линейной частотной модуляцией (ЛЧМ). Сущность изобретения: цифровой синтезатор частот содержит генератор тактовых импульсов 1, блок задержки 2, первый, второй регистры памяти 3, 11, счетчик с предварительной установкой 4, первый, второй блоки постоянного запоминания 5, 8, цифроаналоговый преобразователь (ЦАП) 6, фильтр нижних частот 7, первый, второй накопители 11, 12. Технический эффект - повышение быстродействия. 2 ил.

Изобретение относится к электронной технике, предназначено для синтеза сигналов с линейной частотной модуляцией (ЛЧМ) и может быть использовано в радиолокации, системах связи и зондирования различных сред, в частности ионосферы.

Известны цифровые синтезаторы частот, содержащие два блока постоянного запоминания, накопитель, умножитель кодов, счетчик с предварительной установкой, преобразователь 6 кодов, регистр памяти, цифроаналоговый преобразователь, фильтр нижних частот, генератор тактовых импульсов, блок задержки.

Наиболее близким техническим решением к предлагаемому является цифровой синтезатор частот, содержащий последовательно соединенные генератор тактовых импульсов и блок задержки, последовательно соединенные регистр памяти, цифроаналоговый преобразователь и фильтр нижних частот, первый блок постоянного запоминания, умножитель кодов, преобразователь кодов и накопитель, тактовый вход которого соединен с первым отводом блока задержки, второй отвод которого соединен с тактовым входом регистра памяти, последовательно соединенные второй блок постоянного запоминания и счетчик с предварительной установкой, тактовый вход которого соединен с первым отводом блока задержки, третий отвод которого соединен с входом сигнала записи множимого умножителя кодов, входы множимого которого соединены с выходом накопителя, информационные входы которого соединены с выходами первого блока постоянного запоминания, а выходы счетчика с предварительной установкой соединены с входами множителя умножителя кодов, выход сигнала старшего разряда которого соединен с входом сигнала старшего разряда преобразователя кодов, кодовые входы сигнала младших разрядов которого соединены с кодовыми выходами сигналов младших разрядов умножителя кодов, выходы преобразователя кодов соединены с информационными входами регистра памяти.

Однако известные синтезаторы частот не обеспечивают достаточно высокого быстродействия.

Цель изобретения повышение быстродействия.

На фиг. 1 приведена структурная схема цифрового синтезатора частот; на фиг.2 (а,б,в,г) диаграммы работы.

Цифровой синтезатор частот содержит генератор тактовых импульсов 1, блок задержки 2, первый регистр памяти 3, счетчик 4 с предварительной установкой, первый блок постоянного запоминания 5, цифроаналоговый преобразователь (ЦАП 6), фильтр нижних частот 7, второй блок 8 постоянного запоминания, первый накопитель 9, преобразователь кодов 10, второй регистр памяти 11, второй накопитель 12.

Положительный эффект повышение быстродействия по сравнению с существующими синтезаторами частот, достигается за счет исключения операции умножения и введения дополнительной операции суммирования, а так как время выполнения операции суммирования на порядок меньше, чем умножения, то повышается быстродействие устройства.

Цифровой синтезатор частот работает следующим образом. В момент t_o(см. фиг.2,б) информация из второго блока 8 постоянного запоминания в зависимости от адреса на входах C_i записывается во второй регистр памяти 11, одновременно происходит запись из первого блока постоянного запоминания 5 в зависимости от адреса ДК в счетчик с предварительной установкой 4. В момент t₁ (см. фиг.2,б) происходит суммирование во втором накопителе 12 и запись результата суммирования в первый регистр памяти 3. В момент t₂ (см.фиг.2,б) происходит обнуление второго регистра памяти 11, а во втором накопителе 12 с каждым последующим тактовым импульсом t_n будет происходить изменение результата суммирования по формуле A C_i+ где А результат суммирования; С_i код начальной частоты; Т номер тактового импульса; ДК код коэффициента деления счетчика 4.

На выходах первого накопителя 9 будет происходить изменение результата по формуле B= AT= C_iT+ Старший разряд суммирования SGN является знаковым и поступает на вход управления инверсией преобразователя кодов 10. Остальные N старших разрядов (N число разрядов ЦАП 6) через преобразователь кодов 10 поступают на информационные входы ЦАП 6. Если SGN равен логическому "0", то на ЦАП поступает прямой двоичный код суммирования, если же SGM равен 1, то на ЦАП 6 поступает обратный код суммирования.

Тогда после цифроаналогового преобразования на выходе ЦАП 6 будет ступенчатый сигнал "треугольной" формы, фаза которого изменяется следующим образом: B C_i T+ Если принять, что C_i= _o, 1/ДК= 0,5 , T t, где _o начальная циклическая частота скорость изменения циклической частоты, то = _ot + 0,5 t² Фильтр нижних частот 7 пропускает на выход цифрового синтезатора частот только первую гармонику сформированного сигнала. В результате фильтрации на выходе цифрового синтезатора частот формируется ЛЧМ-сигнал, амплитуда которого изменяется по закону: U(t) U_m sin(_ot+0,5t²) где U_m- максимальное значение амплитуды сигнала на выходе синтезатора частот.

Генератор тактовых импульсов 1 с блоком задержки 2 производит запуск и синхронизацию всех узлов цифрового синтезатора.

Счетчик с предварительной установкой 4 использован в качестве делителя с переменным коэффициентом деления. В зависимости от кода ДК будет изменяться скорость изменения частоты цифрового синтезатора частот. Цифровой синтезатор частот позволяет синтезировать ЧМ-сигналы с большими базами. Желательно использовать его, чтобы соблюдалось следующее условие:
< 2 где f_конечн конечная частота;
f_нач начальная частота.

Формула изобретения

ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ, содержащий последовательно соединенные генератор тактовых импульсов и блок задержки, последовательно соединенные цифроаналоговый преобразователь и фильтр нижних частот, счетчик с предварительной установкой, первый регистр памяти, первый и второй блоки постоянного запоминания, первый накопитель и преобразователь кодов, при этом установочный вход первого регистра памяти соединен с первым выходом блока задержки, второй выход которого соединен со счетным входом счетчика с предварительной установкой, кодовые входы которого подключены к соответствующим выходам первого блока постоянного запоминания, входы первого и второго блоков постоянного запоминания и выход фильтра нижних частот являются соответственно первым и вторым входами и выходом цифрового синтезатора частот, отличающийся тем, что в него введены последовательно соединенные второй регистр памяти и второй накопитель, выходы которого соединены с соответствующими кодовыми входами первого регистра памяти, выходы которого соединены с соответствующими кодовыми входами первого накопителя, при этом выходы второго блока постоянного запоминания соединены с соответствующими кодовыми входами второго регистра памяти, установочный вход которого подключен к третьему выходу блока задержки, выход счетчика с предварительной установкой соединен со счетным входом второго накопителя, информационные выходы первого накопителя соединены с соответствующими информационными входами преобразователя кодов, выходы которого подключены к соответствующим кодовым входам цифроаналогового преобразователя, а выход сигнала старшего знакового разряда первого накопителя соединен с входом управления инверсией преобразователя кодов.

РИСУНКИ

Рисунок 1, Рисунок 2