Однотактный регистр сдвига

 

Изобретение относится к цифровой вычислительной технике и дискретной автоматике. Техническим результатом является достижение высокой надежности (устойчивости) работы однотактного регистра сдвига. Однотактный регистр сдвига содержит в каждом разряде последовательно соединенные первый и второй триггеры, выполненные соответственно на элементах И-ИЛИ-НЕ и И-НЕ, два элемента И-НЕ и элемент ИЛИ-НЕ. 2 ил.

Изобретение относится к цифровой вычислительной технике и дискретной автоматике и может использоваться для построения регистров сдвига, выполненных на логических элементах.

К однотактным регистрам сдвига относятся, например, устройства [1 и 2] Они являются аналогами изобретения по выполняемой функции и различаются в основном примененными схемотехническими решениями, направленными на совершенствование основных технических характеристик, таких, например, как устойчивость (надежность) работы, быстродействие, затраты оборудования и т.д. По технической сущности наиболее близким к предлагаемому является однотактный регистр сдвига [3] Поставленная цель, заключающаяся в повышении надежности, достигается введением запрещающих связей, соединяющих выходы элементов И-НЕ со входами элементов И-ИЛИ-НЕ соответственно, благодаря чему перепись информации из вспомогательных триггеров разрядов в основные триггеры блокируется до тех пор, пока не будет заблокирована перепись информации между разрядами.

В структуре БИС, спроектированной на основе базовых матричных кристаллов условие ложного переноса, фактически выполняется при реально возможных разбросах времен переключения логических элементов и задержек распространения сигналов даже в нормальных условиях. Таким образом, наличие в прототипе дополнительных запрещающих связей недостаточно эффективно.

В однотактный регистр сдвига, содержащий в каждом разряде два триггера, выполненные на элементах И-ИЛИ-НЕ и И-НЕ соответственно, и два элемента И-НЕ, причем выходы элементов И-ИЛИ-НЕ первого триггера каждого разряда соединены с первыми входами первых элементов И-НЕ последующего разряда, а первые запрещающие входы элементов И-ИЛИ-НЕ триггеров каждого разряда соединены с выходами первых элементов И-НЕ последующего разряда соответственно, дополнительно введен в каждый разряд элемент ИЛИ-НЕ, входы которого соединены с выходами элементов И-ИЛИ-НЕ данного разряда, его выход подключен ко вторым входам первых элементов И-НЕ этого же разряда, а вторые запрещающие входы элементов И-ИЛИ-НЕ соединены с выходами первых элементов И-НЕ последующего разряда в соответствии, противоположном подключению первых запрещающих входов.

Наличие заявленных дополнительных элементов и их связей обеспечивает согласно изобретению повышение устойчивости Л (надежности) работы однотактного регистра сдвига.

На фиг.1 и 2 изображены два разряда предлагаемого регистра сдвига.

Элементы И-ИЛИ-НЕ 1 и 2, 3 и 4 образуют первые триггеры данного и последующего разрядов соответственно, элементы 5 и 6, 7 и И-НЕ 8 вторые триггеры, а элементы 9 и 10, 11 и 12 первые элементы И-НЕ, элементы ИЛИ-НЕ 13 и 14 служат для формирования сигнала управления сдвигом, входы элементов 9 и 10 соединены с выходом элемента 13, а входы элементов 11 и 12 с выходами элемента 14, вторые входы элементов 9 и 10 данного разряда соединены соответственно с выходами триггера предыдущего разряда. Выходы элементов 9 12 в каждом разряде соединены со входами элементов 5 8 своего разряда и с входами элементов И-ИЛИ-НЕ 1, 2, 3 и 4 предыдущего разряда.

Регистр работает следующим образом.

В исходном состоянии сигналы управления сдвигом на выходах дополнительных элементов ИЛИ-НЕ 13 и 14 равны "0", выходы 9 10, 11 и 12 обоих разрядов равны "1": а в триггерах, выполненных на элементах 1 8 обоих разрядов, хранится сдвиговый код, причем значения на выходах элементов 1 и 6, 2 и 5, 3 и 8, 4 и 7 совпадают.

После того, как сигнал управления сдвигом на выходе элемента 14 примет значение "1", что имеет место лишь в случае, если входы элементов И-ИЛИ-НЕ 3 и 4 заблокированы сигналами, поступающими с выходом первых элементов И-НЕ последующего разряда (не показанного на фиг.2), производится перенос информации из триггера, выполненного на элементах И-ИЛИ-НЕ 1 и 2, в триггер, выполненный на элементах И-НЕ 7 и 8. Одновременно блокируются входы триггера, выполненного на элементах 1 и 2, сигналами с выходов элементов 11 или 12, и на выходах схем и элементов 1 и 2 появляются сигналы "0", в результате чего на выходе элемента 13 формируется "1", разрешающая перепись информации из предыдущего разряда (не показанного на фиг.1). В триггер, выполненный на элементах 5 и 6, одновременно на выходах элементов 9 или 10 формируется "0", блокирующий запись информации в триггер, выполненный на элементах И-ИЛИ-НЕ предыдущего разряда (не показанного на фиг.1).

Рассмотрим условие ложного переноса информации в предлагаемом регистре сдвига при аналогичных, что и для прототипа, условиях, т.е. один разряд есть библиотечный элемент. В нем формирование сигналов управления сдвигом осуществляется последовательно, начиная с последнего разряда, поэтому условие ложного переноса одинаково для любой пары полуразрядов регистра. В качестве примера запишем условие ложного переноса информации с выхода i-го разряда на выход (i + 1)-го разряда. Пусть в i-м разряде записана "1" информации, а в (i+1)-м "0". Тогда при появлении "0" на входах элементов И-ИЛИ-НЕ (i+1)-го разряда условие ложного переноса состояния i-го разряда на выход (i + 1)-го разряда описывается выражением t t + t __ + t __ _ + t + t __ + + t _ + t + t _ __ + t (1) в общем виде выражение (1) принимает вид t_распр 2_макс 6_{tпер.мин} + 5_{tраспр.мин}. (2) Пренебрегая в выражении (2) значениям 5 t_{распр.мин}, получают t_распр 2_макс 6t_{пер.мин} (3) Количественная оценка достигаемого эффекта может быть проведена при условии выполнения обеих структур регистров сдвига на одинаковой элементной базе. Так при использовании базовых матричных кристаллов типа 1537ХМ1 левая часть выражения (3) составляет величину не более 1-2 нс, что соответствует времени распространения сигналов между входами двух вентилей одного и того же библиотечного элемента. Количественно эффект от применения предлагаемого регистра сдвига можно определить из соотношения (4) Пусть в выражении (4) t_{пер.макс} 5 НС, t_распр1_макс 30 НС, t_распр.2_макс 2 НС. Тогда количественно эффективность от применения предлагаемого регистра сдвига примерно в 20 раз выше (т.е. можно говорить о повышении устойчивости (надежности) работы регистра не менее чем на порядок). При этом затраты оборудования на реализацию известного и предлагаемого устройств практически одинаковы. Высокие характеристики устойчивости (надежности) работы предлагаемого регистра сдвига позволяет уменьшить затраты на проектирование БИС за счет снижения требований к квалификации разработчиков БИС (схемотехников и топологов), а при использовании известных систем автоматизированного проектирования топологии бис практически снять все ограничения на трассировке цепей тактовых (синхронизирующих) частот между разрядами регистров сдвига, что позволяет повысить коэффициент заполнения бис. На основе разряда предлагаемого однотактного регистра сдвига могут быть реализованы известными способами счетные схемы, обладающие столь же высокими параметрами устойчивости (надежности) работы. На фиг.2 представлен вариант технической реализации предлагаемого регистра сдвига, содержащего n разрядов, тактовая частота подается на вход последнего (n-го) разряда регистра. Информационный вход подключен к первому разряду регистра сдвига через полуразряд, выполняющий функцию согласования регистра сдвига с другими узлами БИС. Поскольку вход Т синхронизации предлагаемого регистра представляет собой весьма небольшую нагрузку для усилителя синхронизации, то доля оборудования БИС, используемого на реализацию последних, резко сокращается, а освободившееся оборудование может быть использовано для других целей.

Формула изобретения

ОДНОТАКТНЫЙ РЕГИСТР СДВИГА, содержащий в каждом разряде последовательно соединенные первый и второй триггеры, выполненные соответственно на элементах И-ИЛИ-НЕ и И-НЕ, и два элемента И-НЕ, причем выходы первого и второго элементов И-ИЛИ-НЕ первого триггера каждого разряда соединены соответственно с первыми входами первого и второго элементов И-НЕ последующего разряда, а первые запрещающие входы элементов И-ИЛИ-НЕ первого триггера каждого разряда соединены с выходами соответственно первого и второго элементов И-НЕ и установочными входами второго триггера последующего разряда, отличающийся тем, что в каждый разряд регистра введен элемент ИЛИ-НЕ, входы которого соединены с соответствующими выходами элементов И элементов И-ИЛИ-НЕ первого триггера данного разряда, а выход элемента ИЛИ-НЕ подключен к вторым входам первого и второго элементов И-НЕ данного разряда, вторые запрещающие входы первого и второго элементов И-ИЛИ-НЕ первого триггера каждого разряда соединены с выходами соответственно второго и первого элементов И-НЕ последующего разряда.

РИСУНКИ

Рисунок 1, Рисунок 2