Аналого-цифровой преобразователь

 

Изобретение относится к импульсной технике, преимущественно к аналого-цифровым преобразователям и может быть использовано в различных отраслях промышленности для преобразования различных электрических сигналов аналогового типа в цифровые сигналы. Цель изобретения - повышение быстродействия. Цель достигается тем, что в аналого-цифровой преобразователь, содержащий генератор тактовых импульсов, компаратор, цифроаналоговый преобразователь, триггер демультиплексор и первый реверсивный счетчик, введены второй реверсивный счетчик, постоянное запоминающее устройство, шифратор, дешифратор, блоки реверса и сброса. 5 ил.

Устройство относится к импульсной технике, а точнее к аналого-цифровым преобразователям, предназначенным для ускоренного преобразования аналогового сигнала в N-разрядный двоичный код.

Дихотомический аналого-цифровой преобразователь может быть использован в различных отраслях промышленности для преобразования электрических сигналов аналогового типа в цифровую форму (например, с выходов термопары, с токогенератора, с рН-метров и др.) при подаче указанных сигналов на входы микропроцессорных устройств, которые, как правило, N-разрядные цифровые.

Известен аналого-цифровой преобразователь (АЦП) поразрядного типа [1], который содержит регистр, компараторы, RS-триггеры, логические элементы. В этом АЦП с помощью регистра формируется число, пропорциональное напряжению входного сигнала. Основной особенностью этого устройства является последовательный процесс "опробывания" всех N-разрядов, после чего получающееся в регистре число обрабатывается посредством логических устройств схемы, сравнивается на компараторе с измеряемым напряжением и выдается на выход в виде N-разрядного двоичного числа.

Недостатком этого АЦП является недостаточно высокое быстродействие. Наиболее близким является аналого-цифровой преобразователь [2], содержащий генератор тактовых импульсов, компаратор, цифроаналоговый преобразователь, триггер, демультиплексор и реверсивный счетчик. Недостаток состоит также в невысоком быстродействии АЦП.

Целью данного изобретения является повышение быстродействия.

На фиг. 1 представлена структурная схема устройства, на фиг.2-4 алгоритм, поясняющий принцип работы преобразователя, на фиг.5 - численная диаграмма.

Устройство состоит из компаратора 1 (на входы которого поданы сигналы - на первый измеряемый Х, на второй - эталонный Y, а на выходах формируются сигналы единичного уровня, соответственно, когда измеряемая величина Х больше эталонной Y, когда X = Y и в случае X < Y), триггера 2, демультиплексора 3, первого реверсивного счетчика 4, постоянного запоминающего устройства 5, шифратора 6 и цифроаналогового преобразователя 7, генератора 8, блока реверса 9, второго реверсивного счетчика 10, дешифратора 11, а также блока сброса на элементе 12 и кнопке 13.

Устройство работает следующим образом.

Принцип работы устройства может быть пояснен алгоритмом работы, представленным на фиг.2,3,4.

В структурной схеме алгоритма приняты следующим образом обозначения: Х - входной измеряемый сигнал, Y - текущее значение сигнала, формируемого преобразователем, Принцип действия работы основан на последовательном сравнении неизвестной (измеряемой) величине с известными величинами, вырабатываемыми предлагаемым устройством.

Рассмотрим функционирование алгоритма (фиг.2,3,4), приняв для определенности, что неизвестное число Х равно 28.

Сравнив в блоках 2 и 4 неизвестную величину Х со значениями в крайних точках Y = 0, Y = 31, алгоритм передает управление блоку 5, где формируется значение Y = 15. Учитывая выбранный вариант после сравнения в блоках 6 и 7, программа передает управление блоку 9 (так как Х = 28). После прохождения в блоках 21 и 25 на равенство Х = 28 программа передает управление в адрес блока 54, где Y присваивается значение Y = 29. Окончательно после определения, что Х Y, т.е. 28 29 управление передается в адрес блоков 69,77 и после сравнения Х = 28 и Y = 28 программа завершает свою работу выдачей информации блоком 79.

Работа дихотомического цифроаналогового преобразователя может быть проиллюстрирована численной диаграммой, иллюстрирующей причины дихотомического деления, т.е. прогрессивного деления области существования переменной на 2.

Пусть имеется числовая область 0 Х 31, в которой размещается неизвестное до опыта число Х. Представим процесс определения неизвестного числа Х следующей диаграммой фиг.5, каждая позиция которой является результатом деления образовавшихся подобластей пополам.

Например, пусть неизвестное число равно 28.

Работа алгоритма будет осуществляться следующим образом.

Вначале определяется состояние в Y = 0 и Y = 31. В случае невыполнения X = Y, следующим итогом является область 0 Х 32 делится пополам, т.е. происходит равнение неизвестной величины Х = 28 с Y = 15. В данном случае Х > Y, т.е. мы оказываемся в области 16 Х 30. Разделив указанную область пополам, т.е. сравнив Х с величиной Y = 23, т.е. 28 23 мы окажемся в подобласти 24 Х 30, где после сравнения Х с 27 и 25 оказываемся на искомом рубеже, т.е. X = Y, Y = 28.

Рассмотрим, каким образом данный принцип осуществляется в предлагаемом устройстве (фиг.1).

Анализируемая входная величина аналогового сигнала Х может принимать различные значения и в начальный момент времени возможны следующие соотношения: 1) X = 0, 2) X > Y, 3) X < Y.

Допустим, что в начальный момент времени Х = 0. Для запуска устройства следует нажать кнопку 13. При этом на входы "R" первого 4 и второго 10 реверсивных счетчиков от элемента 13 поступает сигнал, сбрасывающий счетчик в ноль и на входы А и В постоянного запоминающего устройства 5 подается сигнал, соответствующий двоичному коду "0". С выхода постоянного запоминающего устройства код "0" приходит на шифратор 6, с выхода которого без каких-либо изменений поступает на вход цифроаналогового преобразователя 7. Следовательно на выходе цифроаналогового преобразователя 7 появляется аналоговый сигнал "0", который будучи подданным на вход "Y" компаратора 1приведет к появлению единичного сигнала на выходе X = Y компаратора 1. Эта единица поступит на блокирующий вход "V" первого 4 и второго 10 реверсивных счетчиков и двоичный код на выходах счетчиков будет поддерживаться равным 0. Этот же код присутствует на выходе постоянного запоминающего устройства 5 и шифратора 6, а следовательно и на выходе устройства.

Рассмотрим второй возможный случай (X > Y).

При включении устройства кнопкой 13 элемент сброса обнуляет первый 4 и второй 10 реверсивные счетчики. Это приводит, как и в первом случае, к появлению на входе "Y" сигнала нуля. Поскольку Х > 0 на выходе X > Y компаратора 1 появится единичный сигнал, на остальных выходах компаратора 1 будет присутствовать ноль. Этим нулевым сигналом счетчики 4 и 10 приводятся в рабочее состояние и с приходом тактовых импульсов от генератора 8 начинают счет. При этом блок реверса 9 направляет импульсы от генератора 8 на суммирующий вход второго реверсивного счетчика и код на его выходе увеличивается с каждым импульсом на единицу. В то же время на входах J-K триггера 2 собирается комбинация, соответствующая J = 1, K = 0, что приводит к появлению "1" на выходе триггера 2. Эта единица, поданная на адресный вход демультиплексора 3, направляет тактовые импульсы от генератора 8 на суммирующий вход первого 4 реверсивного счетчика. Код на его выходе с каждым тактом увеличивается на единицу. Постоянное запоминающее устройство 5 в соответствии с ранее рассмотренным законом для каждого последующего шага вырабатывает двоичный код, который через шифратор 6 поступает на вход цифроаналогового преобразователя 7. На каждом шаге информация "Y" будет меняться до тех пор, пока равенство X = Y не будет достигнуто. Как только это произойдет, на выход X = Y компаратора 1 появится единичный сигнал, а на остальных - нулевой. На "V" входы первого 4 и второго 10 счетчиков подается сигнал, блокирующий счет. Код на их выходах сохранится и с приходом импульсов генератора меняться не будет. На выходе устройства появится код, соответствующий аналоговому сигналу Х.

Если же в момент пуска (кнопка 13 не нажималась) и X = Y на входах J-K триггера 2 образуется комбинация J = 0, K = 1. Это приводит к появлению "0" на выходе триггера 2 с первым тактовым импульсом генератора 8. При этом демультиплексор 3 переключит тактовые импульсы на вычитающий вход первого 4 реверсивного счетчика. Постоянное запоминающее устройство 5 по входу "А" будет получать информацию, соответствующую уменьшению кода и на шифратор 6 будет поступать информация, заставляющая цифроаналоговый преобразователь 7 уменьшать информацию на входе "Y" компаратора 1. В момент достижения равенства X = Y на "V"-входе первого 4 и второго 10 реверсивных счетчиков придет сигнал единичного уровня и счет прекратится. На выходе будем иметь цифровой код, соответствующий ситуации X = Y.

Дешифратор 11 и блок реверса 9 предусмотрены для того, чтобы избежать переполнения и сброса в "0" второго 10 реверсивного счетчика. Если в процессе счета этот счетчик переполнится, на выходе "n" дешифратора 11 появится единичный сигнал, который поступит на блок реверса 9 и заставит тактовые импульсы генератора 8 уменьшить двоичный код на выходе счетчика.

Формула изобретения

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий генератор тактовых импульсов, компаратор, первый вход которого является входной шиной, второй вход соединен с выходом цифроаналогового преобразователя, первый и второй выходы соединены с J и K-входами триггера, прямой выход которого соединен с адресным входом демультиплексора, выходы которого соответственно соединены с входами прямого и обратного счета первого реверсивного счетчика, отличающийся тем, что, с целью повышения быстродействия, в него введены второй реверсивный счетчик, постоянное запоминающее устройство, шифратор, дешифратор, блоки реверса и сброса, вход последнего из которых является шиной нулевого потенциала, а выход соединен с R - входом триггера и с входами сброса первого и второго реверсивных счетчиков, входы управления которых объединены и подключены к третьему выходу компаратора, выходы первого реверсивного счетчика соединены с соответствующими первыми входами постоянного запоминающего устройства, вторые входы которого объединены с входами дешифратора и соединены с соответствующими выходами второго реверсивного счетчика, выхода постоянного запоминающего устройства через шифратор подключены к соответствующим входам цифроаналогового преобразователя и являются выходной шиной, выход генератора тактовых импульсов соединен с С-входом триггера первыми информационными входами демультиплексора и блока реверса, вторые входы которых соединены соответственно с нулевым и h-м выходами дешифратора, а выходы блока реверса соединены соответственно с входами прямого и обратного счета второго реверсивного счетчика.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5