Цифровой измеритель фазовых флюктуаций

 

Использование: измерительная техника, анализ фазовых и частотных флуктуаций стабильных колебаний. Сущность изобретения: устройство содержит: управляемый аттенюатор 1, аплитудный компаратор 2, источник опорного напряжения 3, источник стробирующих импульсов 4, блок выборки-хранения 5, блок определения арксинуса 6, преобразователь аналог-код 7, запоминающий блок 8, арифметический блок 9, блок управления 10, делитель частоты 11, фазовый детектор 12, фильтр нижних частот 13, управляемый высокостабильный генератор 14, входную клемму исследуемого сигнала 15. 5 ил.

Изобретение относится к измерительной технике и может быть использовано при анализе фазовых и частотных флюктуаций стабильных колебаний.

Известно устройство для измерения характеристик фазовых флюктуаций [1], содержащее источник стробирующих импульсов, блок управления, амплитудный компаратор, фазовый детектор, управляемый аттенюатор, два блока выборки-хранения, два преобразователя аналог-код, управляемый фазовращатель, блок вычисления арктангенса, запоминающий блок, арифметический блок, входную клемму исследуемого сигнала и клемму опорного сигнала, вход источника стробирующих импульсов соединен с клеммой опорного сигнала и входом блока управления, а выход с управляющими входами блоков выборки-хранения, информационный вход управляемого аттенюатора соединен с клеммой исследуемого сигнала и информационным входом управляемого фазовращателя, управляющий вход - с выходом амплитудного компаратора, а выход - с информационным входом первого блока выборки-хранения и первыми входами амплитудного компаратора и фазового детектора, управляющий вход управляемого фазовращателя соединен с выходом фазового детектора, а выход - с информационным входом второго блока выборки-хранения и вторыми входами амплитудного компаратора и фазового детектора, информационные входы первого и второго преобразователей аналог-код соединены с выходами соответственно первого и второго блоков выборки-хранения, управляющие входы - с первым выходом блока управления, а выходы - соответственно с первым и вторым информационными входами блока вычисления арктангенса, управляющий вход которого соединен с четвертым выходом блока управления, а выход - с первым информационным входом запоминающего блока, второй информационный вход запоминающего блока соединен с выходом арифметического блока и выходом устройства, управляющий вход - с третьим выходом блока управления, а выход - с информационным входом арифметического блока, управляющий вход которого соединен со вторым выходом блока управления.

Недостатком этого устройства является низкая точность при анализе колебаний с большим уровнем нелинейных искажений, обусловленная отсутствием жесткой связи частоты исследуемого сигнала с частотой опорного сигнала.

Наиболее близким по технической сущности к предлагаемому является цифровой измеритель характеристик фазовых флюктуаций [2], содержащий устройство [1], делитель частоты и последовательно включенные фазовый детектор, фильтр нижних частот и управляемый генератор, в котором вход делителя частоты соединен со входом измерителя и входной клеммой исследуемого сигнала устройства [1], а выход - с первым входом фазового детектора, второй вход которого соединен с клеммой опорного сигнала устройства [1] и выходом управляемого генератора.

Недостатками этого измерителя являются сложность и относительно низкая надежность, обусловленные наличием в его составе большого количества сложных элементов (фазовые детекторы, управляемые фазовращатели и аттенюаторы, блоки выборки-хранения, блок вычисления арктангенса, преобразователи аналог-код).

Целью изобретения является упрощение и повышение надежности устройства.

Поставленная цель достигается тем, что в известный цифровой измеритель характеристик флюктуаций, содержащий источник стробирующих импульсов, блок управления, амплитудный компаратор, управляемый аттенюатор, блок выборки-хранения, преобразователь аналог-код, запоминающий блок, арифметический блок, делитель частоты, фазовый детектор, фильтр низких частот, управляемый генератор и входную клемму исследуемого сигнала, в котором информационный вход управляемого аттенюатора соединен со входной клеммой исследуемого сигнала и входом делителя частоты, управляющий вход - с выходом амплитудного компаратора, а выход - с первым входом амплитудного компаратора, управляющий вход блока выборки-хранения соединен с выходом источника стробирующих импульсов, а выход - с информационным входом преобразователя аналог-код, вход фильтра нижних частот соединен с выходом фазового детектора, соединенного своим первым входом с выходом делителя частоты, а выход - со входом управляемого генератора, выход которого соединен со вторым входом фазового детектора и входами блока управления и источника стробирующих импульсов, первый, второй и третий выходы блока управления соединены с управляющими входами соответственно преобразователя аналог-код, арифметического блока и запоминающего блока, второй информационный вход которого соединен с выходом арифметического блока и выходом измерителя, а выход - с информационным входом арифметического блока, введены источник опорного напряжения и блок определения арксинуса, второй вход амплитудного компаратора соединен с выходом источника опорного напряжения, вход блока определения арксинуса соединен с выходом управляемого аттенюатора, а выход - с информационным входом блока выборки-хранения, при этом выход преобразователя аналог-код соединен с первым информационным входом запоминающего блока.

Совокупность вновь введенных элементов и связей не является самостоятельным устройством. Вместе с остальными элементами и связями измерителя она обеспечивает достижение положительного эффекта - упрощение измерителя и повышение его надежности, поэтому предлагаемый измеритель следует считать новым и удовлетворяющим критерию "существенные отличия".

На фиг.1 приведена структурная схема предлагаемого измерителя; на фиг.2 - структурная схема блока определения арксинуса; на фиг.3 и 4 - характеристики нелинейных функциональных преобразователей; на фиг.5 - векторная диаграмма, поясняющая работу измерителя.

Цифровой измеритель фазовых флюктуаций содержит управляемый аттенюатор 1, амплитудный компаратор 2, источник 3 опорного напряжения, источник 4 стробирующих импульсов, блок 5 выборки-хранения, блок 6 определения арксинуса, преобразователь 7 аналог-код, запоминающий блок 8, арифметический блок 9, блок 10 управления, делитель 11 частоты, фазовый детектор 12, фильтр 13 нижних частот, управляемый высокостабильный генератор 14 и входную клемму 15 исследуемого сигнала.

Информационный вход аттенюатора 8 соединен с клеммой 15 и входом делителя 11, управляющий вход - с выходом компаратора 2, а выход - со входом блока 6 и первым входом компаратора 2, второй вход которого соединен с выходом источника 3. Информационный вход блока 5 соединен с выходом блока 6, управляющий вход - с выходом источника 4, а выход - с информационным входом преобразователя 7, соединенного своим управляющим входом с первым выходом блока 10, а выходом - с первым информационным входом блока 8. Информационный вход блока 9 соединен с выходом блока 8, управляющий вход - со вторым выходом блока 10, а выход - с выходом измерителя и вторым информационным входом блока 8, управляющий вход которого соединен с третьим выходом блока 10. Фильтр 13 включен между выходом детектора 12 и управляющим входом генератора 14, выход которого соединен со входами источника 4 и блока 10 и со вторым входом детектора 12, первый вход которого соединен с выходом делителя 11.

Измеритель работает следующим образом.

Из исследуемого сигнала, поступающего на клемму 15, с помощью аттенюатора 1, компаратора 2 и источника 3 формируется гармонический сигнал с постоянными амплитудой Х и частотой _o, который поступает на информационный вход блока 6.

Блок 6 определяет значение арксинуса поступающего на его вход гармонического сигнала.

Структурная схема одного из возможных вариантов реализации блока 6 приведена на фиг.2. Блок 6 включает в себя безынерционные нелинейные преобразователи 16 и 17, дифференциатор 18, усилитель-ограничитель 19 и электронный переключатель 20. Вход блока соединен со входами преобразователей 16 и 17 и дифференциатора 18, выход которого соединен со входом усилителя-ограничителя 19. Первый и второй информационные входы переключателя 20 соединены с выходами преобразователей 16 и 17 соответственно, управляющий вход - с выходом усилителя-ограничителя 19, а выход - с выходом блока.

На входы блока 6, преобразователей 16 и 17 и дифференциатора 18 с выхода аттенюатора 1 поступает сигнал X(t) = X_maxsin _ot. Преобразователь 16 осуществляет преобразование Y = arcsinX при /2Y3/2 (фиг.3), а преобразователь 17 осуществляет это же преобразование при 0Y</2 и 3/2<Y<2 (фиг. 4). Преобразователи 16 и 17 могут быть реализованы, например, методом кусочно-линейной аппроксимации на основе диодных функциональных преобразователей и операционных усилителей [3]. В дифференциаторе 18 входной сигнал X(t) дифференцируется, и результат дифференцирования - сигнал, пропорциональный cos _ot, поступает на усилитель-ограничитель 19, в котором осуществляется его усиление и ограничение сверху на уровне, соответствующем логической "1", и снизу на уровне, соответствующем логическому "0". Сигналом с выхода усилителя-ограничителя 19 осуществляется управление переключателем 20. При сигнале на выходе усилителя-ограничителя 19, соответствующим логической "1", то есть при 0Y</2 и 3/2<Y2, на выход переключателя 20 и выход блока проходит сигнал с выхода преобразователя 17, а при сигнале на выходе усилителя-ограничителя 19, соответствующим логическому "0", на выход переключателя 20 и выход блока проходит сигнал с выхода преобразователя 16. Таким образом, на выходе блока 6 формируется сигнал Y(t) = arcsinX(t), который поступает на информационный вход блока 5.

С помощью источника 4 из сигнала генератора 14 частотой _опформируется периодическая последовательность строб-импульсов той же частоты, которые поступают на управляющий вход блока 5. В блоке 5 осуществляется запоминание мгновенного значения сигнала Y(t) с выхода блока 6 под действием строб-импульсов источника 4. Преобразователь 7 преобразует запомненное значение в цифровой код. Этот код представляет собой по существу численное значение фазы _i сигнала, поступающего на клемму 15 в момент прихода строб-импульса на управляющий вход блока 5.

Формируемые на выходе преобразователя 7 значения фазы _i заносятся в блок 8. Блок 9 вычисляет разность каждых двух смежных значений фазы сигнала ( _i -_i-1). Вычисленные разности, значения которых заносятся также в блок 8 представляют собой набеги фазы сигнала, поступающего на клемму 15, за равные интервалы времени _i=2/_оп между соседними строб-импульсами, и в отсутствие фазовых флюктуаций сигнала на клемме 15 должны иметь неизменное значение.

Блок 9 вычисляет также разность смежных значений набегов фазы, представляющие собой фазовые флюктуации _i сигнала на клемме 15 = (_i-_i-1)-(_i-1-_i-2) (1) В отсутствие фазовых шумов _i=_oi+_{o i}=0 На векторной диаграмме (фиг.5) изображен вектор основного колебания с амплитудой A₁ и частотой _o, вектор высшей гармоники с амплитудой A_ки частотой К _o, причем A_к << A₁, и суммарный вектор исследуемого колебания с амплитудой A. В соответствии с векторной диаграммой в первом приближении, пренебрегая фазовыми шумами, исследуемое колебание U(t) можно рассматривать как синусоидальное колебание с амплитудой A₁ и частотой _o, промодулированное по амплитуде и фазе сигналами с частотой (К-1) _o, то есть U(t) A1 + cos[(K-1)₀t]cost + sin[(K-1)₀t] (2) Совокупность элементов 1-3 измерителя не воспринимает флюктуаций амплитуды исследуемого сигнала, поэтому сигнал X(t) на выходе аттенюатора 1 можно записать в виде X(t) = A₁cost + sin[(K-1)₀t] (3) Для случая, когда _o=m_оп, где m - целое число, по формулам (1),(2) и (3) получим
_i= _oi+ sin[(K-1)_0i]+₀= ₀
= 0, то есть совокупность элементов 1-10 измерителя не воспринимает фазовую модуляцию с частотой (К-1) _o.

Частота _оп генератора 14 выбирается из условия
_оп= , (4) где m - коэффициент деления делителя 11.

Делитель 11 частоты совместно с системой фазовой автоподстройки частоты, образованной детектором 12, фильтром 13 и генератором 14, обеспечивает выполнение условия (4), так как флюктуации фазы сигнала с частотой _оп сглаживаются фильтром 19.

Таким образом, в предлагаемом измерителе, как и в прототипе, фазовая модуляция с частотой высших гармоник не воспринимается, что обеспечивает высокую точность измерения даже при высоком уровне нелинейных искажений исследуемого сигнала.

Вновь введенный в состав предлагаемого измерителя блок определения арксинуса не сложнее блока определения арктангенса измерителя-прототипа, а входящие в состав прототипа управляемый фазовращатель, второй фазовый детектор, второй блок выборки-хранения и второй преобразователь аналог-код в составе предлагаемого измерителя вообще отсутствуют. Эти обстоятельства делают предлагаемый измеритель более простым, чем прототип. Большая простота предлагаемого измерителя обеспечивает ему более высокую надежность. Расчет показывает, что наработка на отказ у предлагаемого измерителя примерно на 20% выше, чем у прототипа.

Формула изобретения

ЦИФРОВОЙ ИЗМЕРИТЕЛЬ ХАРАКТЕРИСТИК ФАЗОВЫХ ФЛЮКТУАЦИЙ, содержащий источник стробирующих импульсов, блок управления, амплитудный компаратор, управляемый аттенюатор, блок выборки-хранения, преобразователь аналог - код, запоминающий блок, арифметический блок, делитель частоты, фазовый детектор, фильтр нижних частот, управляемый генератор и входную клемму исследуемого сигнала, информационный вход управляемого аттенюатора соединен с входной клеммой исследуемого сигнала и входом делителя частоты, управляющий вход - с выходом амплитудного компаратора, а выход - с первым входом амплитудного компаратора, управляющий вход блока выборки - хранения соединен с выходом источника стробирующих импульсов, а выход - с информационным входом преобразователя аналог - код, вход фильтра нижних частот соединен с выходом фазового детектора, а выход - с входом управляемого генератора, первый вход фазового детектора соединен с выходом делителя частоты, выход управляемого генератора - с вторым входом фазового детектора и выходами блока управления и источника стробирующих импульсов, первый, второй и третий выходы блока управления соединены с управляющими входами соответственно преобразователя аналог - код, арифметического блока и запоминающего блока, второй информационный вход которого соединен с выходами арифметического блока и измерителя, а выход - с информационным входом арифметического блока, отличающийся тем, что, с целью упрощения и повышения надежности, в него введены источник опорного напряжения и блок определения арксинуса, второй вход амплитудного компаратора соединен с выходом источника опорного напряжения, вход блока определения арксинуса - с выходом управляемого аттенюатора, а выход - с информационным входом блока выборки-хранения, при этом выход преобразователя аналог - код соединен с первым информационным входом запоминающего блока.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5