Цифровая следящая система
Изобретение относится к автоматическому регулированию и может быть использовано, например, в оптико-электронных приборах, имеющих следящий привод управления оптическим элементом. Устройство содержит задатчик эталонного сигнала, счетчики времени, регистры памяти, умножители, вычитатели, коммутаторы, инверторы, позволяющие производить автоматическую, близкую к оптимальной, настройку параметров следящей системы в зависимости от знака ошибки, знака скорости входного воздействия с учетом времени переходного процесса в системе. Введение новых элементов и образование новых связей между элементами устройства позволяют повысить точность работы следящей системы в условиях широкого диапазона температуры окружающей среды. 1 ил.
Изобретение относится к автоматическому регулированию и может быть использовано в цифровых следящих системах для настройки параметров системы близким к оптимальным. Одним из важнейших требований, предъявляемых к цифровым следящим системам, является обеспечение точности ее работы.
В известной самонастраивающейся системе управления для объектов с запаздыванием [1] для повышения точности в предлагаемом устройстве используются аналоги объекта регулирования - их математические модели, однако создание математических моделей сложных объектов регулирования представляют собой трудоемкую задачу. Известна цифровая следящая система [2], взятая в качестве прототипа. Система содержит задающее устройство, цифровой вычитатель, цифроаналоговый преобразователь (ЦАП), усилительно-преобразующее устройство, двигатель, редуктор, преобразователь угол-код, цифровой сумматор, цифровой измеритель скорости, генератор опорной частоты, элементы И, счетчики, элементы И-НЕ, регистры памяти, коммутатор, инвертор. В системе в дополнение к сигналу ошибки вырабатывается дополнительное регулирующее воздействие, являющееся функцией модуля сигнала ошибки и скорости изменения выходной величины. К недостаткам данной цифровой системы следует отнести отсутствие контроля состояния параметров системы и их автоматической настройки к значениям, близким к оптимальным, при изменении условий эксплуатации. Время, затрачиваемое на расчет дополнительного регулирующего воздействия, вносит запаздывание в реакцию системы на изменения сигнала ошибки, что ухудшает точность слежения, особенно в режиме переходного процесса. Введение новых дополнительных блоков времени переходного процесса, выделение знака ошибки и скорости: памяти допустимой ошибки и доли дискретного изменения параметров системы с накоплением этих долей позволяет исключить уход параметров системы от их оптимальных значений при изменении внешних условий эксплуатации. На чертеже изображена блок-схема. Цифровая следящая система содержит задающее устройство 1, первый вычитатель 2, цифровой дифференциатор 3, сумматор 4, умножитель 5, регистр 6 памяти, умножитель 7, цифроаналоговый преобразователь (ЦАП) 8, усилитель 9, двигатель 10, редуктор 11, синусно-косинусный трансформатор 12, регистр 15 памяти, аналого-цифровой преобразователь (АЦП) 13, вычитатель 14, регистр-накопитель 16, умножитель 17, формирователь 18 знака ошибки, формирователь 19 знака скорости, регистр 20 памяти, первый и второй коммутаторы 21, 22, регистр 23 памяти, пороговый элемент 24, элемент И 25, задатчик 26 признака режима контроля, регистр 27 памяти, задающий генератор 28 частоты, счетчик 29 времени, первый элемент 30 сравнений, счетчик 31 времени, элемент 32 обнуления, элемент 33 сравнения, регистр 34 памяти, элемент НЕ 35, элемент И 36. Блоки 2 - 13 представляют собой цифровую следящую систему с единичной обратной связью и компенсирующей цепочкой по скорости 3. Обозначим Кс= Ксц







































Формула изобретения
ЦИФРОВАЯ СЛЕДЯЩАЯ СИСТЕМА, содержащая задающее устройство, выход которого соединен с первым входом первого вычитателя, вторым входом подключенного к выходу первого цифроаналогового преобразователя, вход которого соединен с последовательно соединенными синусно-косинусным трансформатором, редуктором, двигателем, усилителем и аналого-цифровым преобразователем, вход которого подключен к выходу первого умножителя, первый вход которого соединен с выходом второго вычитателя, второй вход - с выходом второго умножителя, первый вход которого соединен с выходом первого регистра памяти, а второй вход - с выходом первого сумматора, первый вход которого соединен с информационным входом первого коммутатора и выходом дифференциатора, вход которого подключен к выходу первого вычитателя, второй вход второго вычитателя соединен с выходом второго регистра памяти, а также два элемента И, первый и второй счетчики времени, задающий генератор частоты, отличающаяся тем, что введены задатчик признака режима контроля, формирователь знака ошибки, формирователь знака скорости, два элемента сравнения, пороговый элемент, второй коммутатор, третий умножитель, четыре регистра памяти, регистр-накопитель, элемент обнуления и элемент НЕ, вход которого соединен с выходом первого элемента сравнения, а выход - с первым входом первого элемента И, второй вход которого подключен к первому выходу задатчика признака режима контроля, второй выход которого соединен с входом задающего устройства, третий выход - с первым входом второго элемента И, второй вход которого соединен с выходом порогового элемента, третий вход - с входом элемента обнуления и выходом второго элемента сравнения, первый вход которого подключен к выходу третьего регистра памяти, второй вход второго элемента сравнения соединен с выходом первого счетчика времени, вход сброса которого подключен к выходу элемента обнуления, а счетный вход соединен с выходом задающего генератора частоты и со счетным входом второго счетчика времени, выход которого подключен к первому входу первого элемента сравнения, второй вход которого соединен с выходом четвертого регистра памяти, выход первого элемента И подключен к управляющему входу задающего генератора частоты, выход второго элемента И соединен с управляющими входами первого и второго коммутаторов, информационный вход второго коммутатора подключен к выходу первого вычитателя, а выход через формирователь знака скорости соединен с первым и вторым входами третьего умножителя, третий и четвертый входы которого соединены через формирователь знака ошибки с выходом первого коммутатора, пятый вход - с выходом пятого регистра памяти, а выход - с входом регистра-накопителя, выход которого соединен с вторым входом второго вычитателя, выход шестого регистра памяти подключен к второму входу порогового элемента.РИСУНКИ
Рисунок 1