Устройство для вычисления сумм парных произведений
Устройство для выполнения сумм парных произведений относится к вычислительной технике и может быть использовано в процессорах обработки сигналов, в цифровых фильтрах. Цель изобретения - повышение отказоустойчивости устройства, которая достигается введением блока 12 коррекции ошибки, модульного сумматора 13, блока 3 вычисления сумм парных произведений по контрольному основанию, которые в совокупности обеспечивают обнаружение и исправление одиночных ошибок по рабочим основаниям. 1 з. п. ф-лы, 1 табл. , 2 ил.
Изобретение относится к вычислительной технике и может быть использовано в процессорах обработки сигналов, в цифровых фильтрах и т. п.
Цель изобретения - повышение отказоустойчивости устройства для вычисления сумм парных произведений. Сущность изобретения заключается в следующем. Основным достоинством системы остаточных классов (СОК) является независимость образования разрядов числа, в силу чего каждый разряд несет информацию обо всем исходном числе. Отсюда вытекает возможность их переллельной обработки. Это позволяет привлечь новые методы арифметического контроля. При введении дополнительного контрольного основания остаток, взятый по этому основанию, несет избыточную информацию об исходном числе, что позволяет обнаружить и исправить ошибки в цифрах по рабочим основаниям. Любое число N, представленное в СОК как N= (12. . . n, n+1), может быть выражено как N = -rPn, (1) где i - ортогональные базисы; r - ранг числа; Pn= pi - полный диапазон (2); pi - основания СОК, i= ; n - число рабочих оснований; Pn+1 - контрольное основание. В то же время Pn= pipn+1= Рpn+1, (3) где Р - рабочий диапазон. Число N считается правильным, если N<Р. Другими словами S = = 0, (4) где S - номер интервала, в котором находится число N. Подставим в равенство (4) равенство (1), тогда S = = - rpn+1= . (5)Известно, что i= РRi+ Ai, где Ri= ; Ai - остаток от деления. Но Ai= iI, где iI - ортогональный базис с основанием p1, p2 . . . pn. Полученные равенства подставляем в формулу (5), тогда
S = +
Но = r - ранг числа в системе по рабочим основаниям P1, P2, . . . Pn. Так как выбранная система является упорядоченной (P1<P . . . <P<P) и величина Pn+1>2Pn Pn-1, то по величине S можно однозначно определить величину коррекции результата. Например, пусть имеем систему оснований P1= 3, Р2= 5, Р3= 31. (контрольные основание Р3). Тогда Pn= pi= 3531= 465;
Р= p1p2= 35= 15. Вычислим ортогональные базисы
1= 310; 2= 186; 3= 435. Вычислим коэффициенты
1= 15R1+= 1520+10;
2= 15R2+= 1512+6;
3= 15R3= 1529. Получаем
R1= 20, R2= 12, R3= 29, 1I= 10, 2I= 6
Возьмем N= 8. В СОК оно имеет вид N= (2, 3, 8). Вычислим значение
S = +202+123+298= 0. Допустим, что произошла ошибка и получено число N I= (1, 3, 8). Тогда
S = +201+123+298= 10. В соответствии со значением S, поданным на вход памяти, на выходе памяти появляется число, которое необходимо сложить с :
Nист= +. В нашем примере, память работает в соответствии с таблицей. В соответствии с таблицей в первом примере имеем
N= 8, Nист= 8+0= 8,
во втором примере
= 13, Nист= 13+10= 8. Ошибка исправлена. На фиг. 1 представлена функциональная схема устройства для вычисления сумм парных произведений; на фиг. 2 - функциональная схема блока коррекции ошибки. Устройство для вычисления сумм парных произведений (фиг. 1) содержит блоки вычисления парных произведений по произвольному модулю 1, 2 и по контрольному модулю 3, каждый из которых содержит регистр 4, память 5, матричный сумматор 6, матричный умножитель 7 и три группы буферных регистров 8, 9, 10, преобразователь 11 кода СОК в позиционный код, блок 12 коррекции ошибки, модульный сумматор 13, счетчик 14 тактов и выход 15 результата устройства. Блок 12 коррекции ошибки (фиг. 2) содержит четыре регистра 16-19, коммутатор 20, два матричных умножителя 21, 22, модульный сумматор 23, счетчик 24 тактов переходов, три памяти 25, 26, 27, информационные входы 28, 29, 30, 31 блока, выход 32 блока и вход 33 разрешения работы блока. Памяти, матричные умножители, матричные сумматоры в устройстве выполнены в виде постоянных запоминающих устройств (ПЗУ). Устройство работает следующим образом. В информационные регистры 4 блоков 1, 2, 3 до начала работы записаны числа в коде СОК. Счетчик тактов формирует адреса для считывания коэффициентов, которые хранятся в блоках 1, 2, 3 в памяти 5 в коде СОК. Содержимое регистров 4 в каждом из блоков 1, 2, 3 перемножается с коэффициентами с помощью матричных умножителей 7. Результат умножения записывается в первую группу буферных регистров 8, содержимое которых складывается с содержимым буферных регистров 10 третьей группы (в первом цикле происходит сложение с нулем). Сложение осуществляют матричные сумматоры 6 в каждом из блоков 1, 2, 3. Сумма записывается в буферные регистры 10 третьей группы. С выходов буферных регистров 10 блоков 1 и 2 результат подается на входы преобразователя 11 кода СОК в позиционный код и на информационные входы блока 12 коррекции ошибки, на третий вход которого подается также информация с выходов буферных регистров 10 блока 3. Счетчик тактов по окончании суммирования парных произведений выдает разрешающий сигнал на вход разрешения преобразователя 11 и блока 12 коррекции ошибки. С второго выхода преобразователя 11 на четвертый вход блока 12 коррекции ошибки поступает сигнал о переходе через Р. Структура преобразователя 11 аналогична прототипу. Результаты с выходов преобразователя 11 кода СОК в позиционный код и блока 12 коррекции ошибки подаются на входы модульного сумматора 13, где и происходит сложение. Выход модульного сумматора 13 является выходом 15 устройств. Слагаемые кода СОК в информационные регистры 4 блоков 1, 2, 3 могут быть записаны из аналого-цифрового преобразователя. Блок 12 коррекции ошибки работает следующим образом. Значения 1, 2и3 записываются в соответствующие регистры 16, 17, 18. Значения 1и2 последовательно через коммутатор 20 подаются на умножитель 21, на второй которого поступает величина R1 и R2 с выхода памяти 25 ПЗУ. Значение 3 с выхода регистра 18 поступает на матричный умножитель 22, где производится умножение 3R3. Значения 1R1и3R3подаются на вход модульного сумматора 23, где складываются. Результат заносится в регистр 19. Затем этот результат, который является промежуточным, поступает на вход сумматора 23, где суммируется со значением 2R2 . Полученный результат заносится в регистр 19, а затем снова подается на вход сумматора для сложения со значением rI , которое подается с выхода счетчика 24 числа переходов. Конечный результат поступает на вход памяти 26, на выходе которой появляется значение коррекции, которое подается на выход 32 блока коррекции ошибки.
Формула изобретения
РИСУНКИ
Рисунок 1, Рисунок 2
Похожие патенты:
Изобретение относится к вычислительной технике и может быть использовано для построения быстродействующих арифметических устройств, работающих в позиционно-остаточной системе счисления
Изобретение относится к вычислительной технике и может быть использовано для построения быстродействующих арифметических устройств, работающих в позиционно-остаточной системе счисления
Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах на устройствах, функционирующих в системе остаточных классов
Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов
Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов
Арифметическое устройство по модулю // 1809437
Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов
Устройство для умножения чисел по модулю // 1807484
Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов
Арифметическое устройство по модулю три // 1797116
Изобретение относится к вычислительной технике и может быть использовано в устройствах, работающих в системе остаточных классов, а также для реализации средств аппаратурного контроля
Арифметическое устройство по модулю // 1775721
Изобретение относится к вычислительной технике и может быть использовано в оптических процессорах, использующих арифметику остатков в импульсно-позиционном представлении операндов
Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов
Устройство для сложения чисел по модулю // 2110087
Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов
Изобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительных устройствах, а также в устройствах для формирования конечных полей
Устройство для сложения n чисел по модулю // 2131618
Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных структурах, функционирующих в модулярной системе счисления
Устройство для вычитания по модулю // 2133495
Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов
Устройство для умножения чисел по модулю // 2137181
Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов
Устройство для умножения по модулю семь // 2143722
Изобретение относится к вычислительной техникe и может быть использовано для построения систем передачи и переработки дискретной информации
Устройство для умножения чисел по модулю // 2143723
Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов
Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в многоступенчатой системе остаточных классов
Устройство для умножения по модулю семь // 2149442
Изобретение относится к вычислительной технике и может быть использовано для построения систем передачи и обработки дискретной информации