Устройство для селекции сигнала теста

 

Изобретение относится к технике декодирования, а именно к устройствам для селекции сигнала теста, и может найти применение в блоках управления цифровых телефонных аппаратов. Цель изобретения - повышение достоверности сигнала теста. Устройство содержит элемент НЕ 1, счетчик 2, триггер 3, первый и второй элементы И 4 и 5, элемент ИЛИ 6 и последовательный регистр 7, состоящий из первого, второго, третьего и четвертого триггеров 8,9,10 и 11. 1 ил.

Изобретение относится к технике декодирования, а именно к устройствам для селекции сигнала теста, и может найти применение в блоках управления цифровых телефонных аппаратов.

Цель изобретения - повышение достоверности селекции сигнала теста.

На чертеже представлена схема устройства.

Устройство содержит элемент НЕ 1, счетчик 2, триггер 3, первый и второй элементы И 4 и 5, элемент ИЛИ 6 и последовательный регистр 7, состоящий из первого, второго, третьего и четвертого триггеров 8, 9, 10 и 11, тактовый 12, информационный 13 входы, вход 14 запрета устройства, выход 15 устройства, входы разрешения 16, установки нуля 17, начальной установки нуля 18 и режима 19.

Работа предложенного устройства для селекции сигнала теста происходит следующим образом.

С информационного входа 13 устройства на D-вход первого триггера 8 поступают импульсы логической единицы, соответствующие токовым посылкам информации, или импульсы логического нуля, соответствующие бестоковым посылкам информации. Одновременно с этим с тактового входа 12 устройства поступают тактовые импульсы, воздействующие на прямые С-входы первого, второго, третьего и четвертого триггеров 8, 9, 10 и 11 непосредственно, а на инверсные С-входы первого, второго, третьего и четвертого триггеров 8, 9, 10 и 11 - после инвертирования элементом НЕ 1. Токовые и бестоковые посылки информации, поступающие с информационного входа 13 устройства, в соответствии с тактовыми импульсами, поступающими с тактового входа 12 устройства, продвигаются по первому, второму, третьему и четвертому триггерам 8, 9, 10 и 11, образующим последовательный регистр 7. Если с информационного входа 13 устройства последовательно поступает токовая посылка информации, бестоковая посылка информации, бестоковая посылка информации и токовая посылка информации, то на прямом выходе первого триггера 8 устанавливается уровень логической единицы, на прямом выходе второго триггера 9 - уровень логического нуля, на прямом выходе третьего триггера 10 - уровень логического нуля, а на прямом выходе четвертого триггера 11 - уровень логической единицы. С прямого выхода первого триггера 8 уровень логической единицы поступает на первый вход первого элемента И 4, на второй вход которого подается сигнал с прямого выхода триггера 3, формируемый в соответствии с сигналами на прямом и инверсном выходах счетчика 2, на входе 18 начальной установки устройства и на входе 19 режима устройства.

Тактовые импульсы с тактового входа 12 устройства подаются на счетный вход счетчика 2, производящего деление при наличии разрешающего сигнала на входе 16 разрешения устройства. Результат деления с счетчика 2 поступает на прямой и инверсный входы синхронизации триггера 3, на прямом выходе которого появляется сигнал, останавливающий счетчик 2 по его входу остановки. При этом уровень логической единицы с прямого выхода триггера 3 подается на второй вход первого элемента И 4. С выхода первого элемента И 4 уровень логической единицы подается на третий вход второго элемента И 5, на первый и второй входы которого поступают сигналы соответственно с прямого выхода четвертого триггера 11 и выхода элемента ИЛИ 6. При этом элемент ИЛИ 6 формирует на своем выходе уровень логической единицы при поступлении уровня логического нуля с прямых выходов второго и третьего триггеров 9 и 10. При поступлении уровня логической единицы одновременно на первый, второй и третий входы второго элемента И 5 с его выхода на выход 15 устройства подается уровень логического нуля, свидетельствующий о наличии искомой комбинации в принимаемой информации. (56) Патент США N 4245212, кл. 340-147, опублик. 1981.

Авторское свидетельство СССР N 1418930, кл. H 03 M 7/00, 1987.

Формула изобретения

УСТРОЙСТВО ДЛЯ СЕЛЕКЦИИ СИГНАЛА ТЕСТА, содержащее элемент НЕ, вход которого является тактовым входом устройства, последовательный регистр, счетчик, триггер, элементы И, элемент ИЛИ, отличающееся тем, что, с целью повышения достоверности селекции сигнала теста, выход элемента НЕ соединен с инверсным синхровходом последовательного регистра, прямой синхровход последовательного регистра и счетный вход счетчика подключены к тактовому входу устройства, вход последовательного регистра является информационным входом устройства, вход обнуления - входом запрета устройства, выходы первого и четвертого разрядов последовательного регистра соединены с первыми входами соответственно первого и второго элементов И, выходы второго и третьего разрядов последовательного регистра соединены с соответствующими входами элемента ИЛИ, выходы элемента ИЛИ и первого элемента И соединены соответственно с вторым и третьим входами второго элемента И, выход которого является выходом устройства, управляющий и установочный входы счетчика являются соответственно входом разрешения и входом установки нуля устройства, прямой и инверсный выходы счетчика соединены соответственно с прямым и инверсным входами синхронизации триггера, инверсный выход которого соединен с его D-входом, S-вход и R-вход триггера являются соответственно входами начальной установки и режима устройства, а прямой выход триггера соединен с вторым входом первого элемента И и входом установки счетчика.

РИСУНКИ

Рисунок 1, Рисунок 2