Приемное устройство адаптивного различения дискретных сигналов

 

Изобретение относится к радиотехнике и может быть использовано для повышения помехоустойчивости цифровых средств радиосвязи. Цель изобретения - повышение помехоустойчивости при воздействии сосредоточенных помех. Поставленная цель достигается за счет того, что в приемное устройство, содержащее высокочастотную часть, два симметричных и разнесенных по частоте подканала I и II, генератор псевдослучайного кода 7, блок сравнения 15, блок поиска и синхронизации 16, введены дополнительные блоки, обеспечивающие измерение мощности помех в периоды времени, свободные от присутствия элементов сигналов в данном частотном канале, и последующее формирование нелинейных весовых множителей, вход синтезатора частоты 17 соединен с вторым выходом генератора псевдослучайного кода 7, а выход подсоединен к одному из входов смесителя промежуточной частоты 18, второй вход которого подключен к выходу широкополосного фильтра 4, выход смесителя промежуточной частоты 18 через полосовой фильтр 19 подключен к входу квадратора 20, выход которого соединен с входами двух параллельно включенных интеграторов 21, 22, управляющие входы которых соединены с выходами блока управления 22, управляющий вход которой подключен к первому выходу блока поиска и синхронизации 16, выход каждого интегратора 21 через блок управления 22 соединен с входом формирователя 23, выход которого подключен к делителю выход которого через ограничитель соединен с умножителями. 1 ил.

Изобретение относится к радиотехнике и может использоваться для повышения помехоустойчивости цифровых средств радиосвязи с псевдослучайной перестройкой рабочей частоты (ППРЧ).

Цель изобретения - повышение помехоустойчивости при воздействии сосредоточенных помех.

На чертеже изображена структурная электрическая схема предложенного приемного устройства.

Приемное устройство содержит антенну 1, смеситель 2 высокой частоты, высокочастотный генератор, широкополосной усилитель 4, первый, второй смесители 5₁ и 5₂ промежуточной частоты, первый, второй синтезаторы 6₁, 6₂ частот, генератор 7 псевдослучайного кода, первый, второй полосовые фильтры 8₁, 8₂, первый, второй квадратичные детекторы 9₁, 9₂, первый, второй интеграторы 10₁, 10₂, ограничитель 11, делитель 12 напряжения, первый, второй перемножители 13₁, 13₂, первый, второй сумматоры 14₁, 14₂, блок 15 сравнения, блок 16 поиска и синхронизации, третий синтезатор 17 частоты, третий смеситель 18 промежуточной частоты, третий полосовой фильтр 19, квадратор 20, третий, четвертый интеграторы 21₁, 21₂, блок 22 управления, формирователь 23 напряжения.

Устройство работает следующим образом.

Для формирования нелинейных весовых множителей вида _кн= 1/(P_пк)^3/2 в предлагаемом устройстве измерение мощности помехи осуществляется в свободных от элементов сигнала с внутрибитовой ППРЧ частотных каналах в периоды времени, предшествующие появлению на входе приемного устройства элементов сигналов на той или иной рабочей частоте. Предположим, что ожидается появление элемента сигнала по частоте f_к в течение времени (K - 1)T_o t KT_o, тогда измерение мощности помехи Р_пк должно производиться на частоте f_к, но в течение времени (К - 2)Т_о t (К - 1)Т_о.

Для выработки напряжения, пропорционального мощности помехи Р_пк, имеется синтезатор 17, на который с выхода генератора 7 подаются команды о включении той частоты, которая будет иметь место в следующем скачке частоты в соответствии с известным действующим кодом. Предположим, что в течение времени (К - 2)Т_о t (К - 1)Т_о с выхода дополнительного синтезатора 17 на вход смесителя 18 поступило напряжение частотой (f_п + f_пр) , где f_пр - промежуточная частота.

На второй вход смесителя 18 в течение этого же отрезка времени поступает смесь сигнала и помехи на частоте f_п и помехи на частоте f_к. В результате на выходе полосового фильтра 19, настроенного на частоту f_пр, действует напряжение помехи в виде квазигармонического колебания. Далее это напряжение подается на вход квадратора 20 и затем на входы двух параллельно включенных интеграторов 21₁, 21₂, работающих поочередно друг с другом. В то время, как один из интеграторов 21, например интегратор 21₁, в течение времени (К - 2)Т_оt(К - 1)Т_о находится в режиме накопления подаваемого на его вход напряжения, второй интегратор 21₂ находится в режиме запоминания проинтегрированного ранее напряжения в течение времени (К - 3)Т_оt(К - 2)Т_о. Полосовой фильтр 19, квадратор 20 и интеграторы 21₁, 21₂ составляют классическую схему измерения мощности помехи, на выходе которой формируется напряжение, пропорциональное мощности помехи Р_пк на входе устройства. Поочередную и согласованную работу интеграторов 21₁, 21₂ осуществляет блок 22, вход которого для этой цели соединен с первым выходом блока 16. В момент подачи (t = КТ_о) на управляющий вход блока 22 с первого выхода блока 16 синхроимпульсов с периодом Т_о, равным длительности работы на одной рабочей частоте, с одного из интеграторов 21₁ происходит сброс напряжения, пропорционального мощности помехи Р_пк, на вход формирователя 23, обнуление этого интегратора и переход в режим интегрирования помехи для следующего элемента сигнала.

В этот же момент времени интегратор 21₂ переходит в режим запоминания на время Т_о, накопленное ранее напряжения. Для момента времени (К - 1)Т_о интегратор 21₁ перешел в режим запоминания накопленного напряжения, пропорционального Р_пк, а второй интегратор 21₂ сбросил напряжение и приступил к интегрированию поступающего на его вход напряжения. Через период Т_о в момент времени КТ_о интегратор 21₁ сбросит накопленное ранее напряжение, а интегратор 21₂ переходит в режим запоминания накопленного напряжения. В результате такой очередности работы интеграторов 21₁, 21₂ на входе формирователя 23 для каждого принимаемого элемента сигнала формируется напряжение, пропорциональное Р_пк. Это напряжение с выхода блока 22 передается на вход формирователя 23. Формирователь 23 имеет нелинейность вида U_вых^нэ = ( U_вх^нэ)^3/2 и обеспечивает получение напряжения на его выходе, пропорционального U_вых^нэ = (Р_пк)^3/2. Далее это напряжение с выхода формирователя 23 подается на вход делителя 24 с характеристикой U_вых^д.н = 1/U_вх^д.н. В результате на выходе делителя 12 формируется напряжение, соответствующее нелинейному весовому множителю.

Напряжение, пропорциональное _нк , через ограничитель подается на вторые входы умножителей 13₁, 13₂. В соответствии со значениями весовых множителей _нк в умножителях обеспечивается адаптивная регулировка напряжением каждого К-го элемента сигнала с внутрибитовой ППРЧ, поступающего на другие входы умножителей 13 с выходов интеграторов 10₁, 10₂.

Из описания принципа работы устройства следует, что чем меньше элементное отношение сигнал/помеха, тем с меньшим весовым множителем _нк это отношение будет участвовать в формировании результирующих отношений сигнал/помеха на выходе сумматоров 14. Ограничитель 25 с режимом мягкого ограничения обеспечивает работоспособность устройства при отсутствии помехи (или очень малом ее значении) в том или ином частотном канале. В этом случае при превышении весовым множителем _нк некоторого выбранного заранее, значения на входы умножителей 13₁, 13₂ с ограничителя подается постоянное напряжение, пропорциональное уровню порога ограничения. (56) IEEE Тrans. on Communications VOL, COM 34, N 7, 1986, p. 669-675.

Формула изобретения

ПРИЕМНОЕ УСТРОЙСТВО АДАПТИВНОГО РАЗЛИЧЕНИЯ ДИСКРЕТНЫХ СИГНАЛОВ, содержащее антенну, высокочастотный генератор, выходы которых соединены с входами смесителя высокой частоты, выход которого через широкополосный усилитель соединен с первыми входами первого и второго смесителей промежуточной частоты, вторые входы которых соединены соответственно с выходами первого и второго синтезаторов частоты, входы которых соединены с соответственно первыми и вторыми выходами генератора псевдослучайного кода, выход первого смесителя промежуточной частоты через последовательно соединенные первые полосовой фильтр, квадратичный детектор, интегратор, перемножитель и сумматор соединен с первым входом блока сравнения, выход второго смесителя промежуточной частоты через последовательно соединенные вторые полосовой фильтр, квадратичный детектор, интегратор, перемножитель и сумматор соединен с вторым входом блока сравнения, делитель напряжения, блок поиска и синхронизации, входы которого соединены с выходами первого и второго полосовых фильтров, первый выход блока поиска и синхронизации соединен с входом генератора псевдослучайного кода и вторыми входами интеграторов, а второй выход - с вторыми входами первого и второго сумматоров и третьим входом блока сравнения, выходы которого являются выходами приемного устройства, отличающееся тем, что, с целью повышения помехоустойчивости при воздействии сосредоточенных помех, введены последовательно соединенные третий синтезатор частот, третий смеситель промежуточной частоты, третий полосовой фильтр, квадратор, третий интегратор, блок управления и формирователь напряжения, а также четвертый интегратор и ограничитель, входы третьего синтезатора частоты соединены с третьими выходами генератора псевдослучайного кода, выход широкополосного фильтра соединен с вторым входом третьего смесителя промежуточной частоты, выход квадратора через четвертый интегратор соединен с вторым входом блока управления, третий вход которого соединен с первым выходом блока поиска и синхронизации, а выходы - с вторыми входами третьего и четвертого интеграторов, выход формирователя напряжения через последовательно соединенные делитель напряжения и ограничитель соединен с вторыми входами перемножителей.

РИСУНКИ

Рисунок 1