Стабилизатор постоянного напряжения

 

Использование: источники вторичного электропитания. Целью изобретения является повышение качества переходного процесса при быстрых изменеиях тока нагрузки. Цель достигается введением в известное устройство дополнительных резистора и транзистора. При этом токопотребление предложенного устройства не превышает такого же параметра прототипа. 1 ил.

Изобретение относится к электротехнике и может быть использовано в источниках вторичного электропитания радиоэлектронной аппаратуры.

Цель изобретения - повышение качества переходного процесса при быстрых изменениях тока нагрузки.

На чертеже представлена схема стабилизатора постоянного напряжения, содержащая транзистор 1, делитель напряжения 2, источник опорного напряжения 3, транзисторы 4-7, повторитель тока 8, токостабилизирующий двухполюсник 9, причем эмиттер транзистора 1 соединен с входной шиной, его коллектор - с выходной шиной, а база подключена к точке соединения выхода повторителя тока 8 и коллектора 10 транзистора 7, коллектор 11 которого объединен с коллектором 12 транзистора 6 и подключен к объединенным базам транзисторов 6 и 7; коллектор 13 транзистора 6 соединен с входом повторителя тока 8, вывод питания которого объединен с первым выводом токостабилизирующего двухполюсника 9 и подключен к выходной шине, второй вывод токостабилизирующего двухполюсника 9 подключен к объединенным базам транзисторов 6 и 7, эмиттеры которых соединены соответственно с эмиттерами транзисторов 4 и 5, база транзистора 4 соединена с выходом источника опорного напряжения 3, база транзистора 5 - с выходом делителя напряжения 2, который включен между выходной и общей шинами, коллектор транзистора 5 соединен с общей шиной, резистор 14, включенный между коллектором транзистора 4 и общей шиной, транзистор 15, база которого подключена к коллектору транзистора 4, коллектор транзистора 15 соединен с выходной, а эмиттер - с общей шинами.

Стабилизатор работает следующим образом.

При снижении выходного напряжения уменьшается ток эмиттера транзистора 5, что приводит к уменьшению тока коллектора транзистора 1 и к компенсации изменения выходного напряжения.

В случае скачкообразного сброса тока нагрузки по причине инерционности петли обратной связи емкость нагрузки продолжает некоторое время заряжаться током коллектора транзистора 1, т. е. предшествующим током нагрузки. На выходе стабилизатора напряжения возникает выброс, при этом транзисторы 5, 7 и 1 входят в состояние отсечки, что эквивалентно разрыву петли обратной связи. В этом случае переходный процесс на выходе стабилизатора напряжения определяется большой постоянной времени, зависящей от емкости нагрузки и сопротивления делителя напряжения обратной связи. Однако в предлагаемом стабилизаторе напряжения указанный недостаток устранен.

Действительно, при запирании транзистора 5 полностью открывается транзистор 4, что приводит к увеличению напряжения на резисторе 14 и открыванию транзистора 15. Ток коллектора транзистора 15 обеспечивает ускоренный разряд емкости нагрузки.

В устройстве, выполненном по схеме прототипа, разряд емкости нагрузки будет происходить в течение нескольких циклов с определенным декрементом затухания, образуя характерную "пилу" на выходе стабилизатора. При токе делителя напряжения, реально составляющем несколько сотен микроампер, и принятом выбросе выходного напряжения U= 100 мВ длительность первого цикла разряда емкости нагрузки составит t_1.п C_н= C_н= C_н1кОм, где I_д= 100 мкА - ток делителя напряжения обратной связи.

Ток разряда емкости нагрузки в предлагаемом стабилизаторе напряжения определяется током коллектора транзистора 15: I_р= I₁₅= (I₉ - U_б-э15 /R₁₄) 15, где I₉ - ток двухполюсника 9; U_б-э15 - пороговое напряжение база - эмиттер транзистора 15; ₁₅ - коэффициент усиления тока базы транзистора 15; R₁₄ - сопротивление резистора 14.

При I₉= 1 мА, ₁₅= 50, R₁₄= 0,8 кОм, U_б-э15= = 0,6 В и U= 100 мВ получаем, что длительность первого цикла разряда емкости нагрузки в предлагаемом устройстве составит t_1.з UC_н / I_p = C_н 8Oм.

Как правило, после первого цикла разряда емкости нагрузки переходный процесс на выходе стабилизатора становится квазилинейным и заканчивается достаточно быстро.

Таким образом, время установления выходного напряжения в предлагаемом стабилизаторе в десятки и сотни раз может быть меньше, чем в схеме прототипа. Следует также отметить, что при стационарной нагрузке транзисторы 4 и 5 находятся в линейном режиме и падения напряжения на резисторе 14 недостаточно для открывания транзистора 15. Следовательно, токопотребление предлагаемого устройства практически такое же, как и у прототипа. (56) 1. Авторское свидетельство СССР N 1053086, кл. G 05 F 1/56, 1982.

2. Linear integrated circuit D. A. T. A. , ВООК, 1979, v. S. F. 162.

Формула изобретения

СТАБИЛИЗАТОР ПОСТОЯННОГО НАПРЯЖЕНИЯ, содержащий регулирующий транзистор, делитель напряжения, источник опорного напряжения, первый - четвертый транзисторы, повторитель тока, токостабилизующий двухполюсник, причем эмиттер регулирующего транзистора соединен с входной шиной, коллектор - с выходной шиной, а база подключена к точке соединения выхода повторителя тока и одного из коллекторов четвертого транзистора, другой коллектор которого объединен с одним из коллекторов третьего транзистора и подключен к объединенным базам третьего и четвертого транзисторов, другой коллектор третьего транзистора соединен с входом повторителя тока, вывод питания которого объединен с первым выводом токостабилизирующего двухполюсника и подключен к входной шине, второй вывод токостабилизирующего двухполюсника подключен к объединенным базам третьего и четвертого транзисторов, эмиттеры которых соответственно соединены с эмиттерами первого и второго транзисторов, база первого транзистора соединена с выходом источника опорного напряжения, база второго транзистора - с выходом делителя напряжения, включенного между выходной и общей шинами, коллектор второго транзистора соединен с общей шиной, отличающийся тем, что, с целью повышения качества переходного процесса при быстрых изменениях тока нагрузки, введены дополнительный резистор и пятый транзистор, причем коллектор первого транзистора соединен с объединенными базой пятого транзистора и одним из выводов дополнительного резистора, другой вывод которого объединен с эмиттером пятого транзистора и подключен к общей шине, коллектор пятого транзистора соединен с выходной шиной.