Синтезатор частот

 

Использование: устройава синтеза частот с фазовой автоподстройкой частоты. Сущность изобретения: синтезатор частот содержит управляемый генератор (УГ) 1, фильтр нижних частот (ФНЧ) 2, первый, второй накапливающие сумматоры (НС) 3, 4 младших разрядов, цифроаналоговый преобразователь (ЦАП) 5, согласующий резистор 6, первый, второй фазорасщепитеяи 7,8. RS-триггеры 999 резисторы Ю „10 а фазорасщепители содержат логические блоки 11 .11 „11 . каждый из которых содержит D-триггер 12, первый, второй элементы И 13.15. мультиплексор 14. а также дешифратор 16. НС 17 старших разрядоа Благодаря совокупности упомянутых блоков и связей между ними, алгоритму функционирования повышается спектральная чистота выходных сигналоа 1 зафлы, 3 ил, 1 таба

Комитет Российской Федерации тто патентам и товарным знакам

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ПАТЕНТУ (21) 4941131/09 (22) 3005.91 (46) 15.1 1.93 Бюл. Na 41-42 (76) Козлов Виталий Иванович (54) СИИТБЗЛТОР ЧАСТОТ (57) Использование: устройства синтеза частот с фазовой автоподстройкой частоты Сущность изобретения: синтезатор частот содержит управляемый генератор (УГ) 1, фильтр нижних частот (ФНЧ) 2, первый, второй накапливающие сумматоры (HC) 3, 4 младших разрядов, цифроаналоговый преобразователь (ЦАП) 5, согласующий резистор 6, (19) RU (11) 2003227 С1 (51) 5 НОЗ Е7 18 первый, второй фазорасщепители 7, 8, RS-триггеры

9,9 „9, резисторы 10 10, а фазорасщепители

1 г" 1" k содержат логические блоки 11 ° 11 11. каждый т 2 k из которых содержит 0-триггер 12, первый, второй элементы И 13, 15, мультиплексор 14, а также дешифратор 16. НС 17 старших разрядов. Благодаря совокупности упомянутых блоков и связей между ними. алгоритму функционирования повышается спектральная чистота выходных сигналов. 1 з.пфлы 3 ил. 1 табл.

2003227

1/k получим исходную постоянную составляющую Е - К е, где е - Е/К вЂ” постоянные составляющие в каждом из суммирующих процессов. Помеховые составляющие 1 т) с исходным периодом ц тактов складываются 55 таким образом. что помеха с этим периодом исчезает, а появляется помеха 1 (t) с частотой в К раз более высокой и с амплитудой в

К раэ меньшей, чем в исходном процессе.

Этэ помеха может быть отфильтрована, лиИзобретение относи ся к радиотехнике и может использоваться в устройствах синтеза частот с фазовой автоподстройкой частоты, Целью изобретения является повышение спектральной чистоты выходных сигналов.

На фиг. 1 представлена структурная электрическая схема синтезатора частот; на фиг. 2 — схема первого и второго фаэорзсщепителей; на фиг. 3 — временные диаграммы работы.

Синтезатор частот (фиг. 1) содержит управляемый генератор (УГ) 1, фильтр нижних части (ФНЧ) 2, первый и второй накапливающие сумматоры (НС) 3, 4 младших разрядов, цифроаналоговый преобразователь (ЦАП) 5, согласующий резистор 6, первый и второй фазовращатели 7, 8, RS-триггеры 9t, 9, ..., 9k, резисторы 10t, 102, ..., 10к резистивной матрицы KR.

Фазовращатели 7, 8 содержат (фиг, 2) логические блоки 111, 11, ..., 11k. каждый иэ которых содержит D-триггер 12, первый элемент И 13, мультиплексор 14 и второй элемент И 15, а также дешифратор 16, HC 17 старших разрядов.

Синтезатор частот работает следующим образом.. Синтезатор частот представляет собой петлю фазовой автоподстройки частоты. в которую входят УГ1, ФНЧ 2 и многочастотный фазоцифровой компаратор. включающий в себя НС3, фззорасщепитель

7, тактируемые импульсами опорной частоты fk, НС4 и фээорасщепитель 8, тактируемые импульсами сигнальной частоты 1э (фиг.

З,б). RS-триггеры 91...Д 9k, согласующий резистор 6. резисторы 10t, 1(h, .;., 10k, обьединяющие выходы RS-триггеров. Компарэтор вырабатывает сигнал для управления частотой fs УГ1. Фазорасщепители 7, 8 принимают импульсы переполнения Pa(t) и Рв(т) от соответствующих НСЗ и НС4. Они действуют таким образом, чтобы обеспечить нз своих, например, К = 2 = 2 = 64 выходах

k 6 импульсные последовательности такие же, а например, в 12-разрядном НС, но сдвинутые во времени относительно друг друга на

M - 2" = 2 = 2 = 64 такта. После их суммирования с весовыми коэффициентами

50 бо скомпенсирована противофазным сигнзлом Ic(t), Поскольку в каждом из суммируемых сигналов l(t) уровень помехи уменьшается в К раз, то в зто же число раз снижается и требование к точности весовых коэффициентов при суммировании по сравнению с точностью старших разрядов в известном устройстве.

Назначение фазорэсщепителей 7, 8 заключается в том, чтобы передать импульсы

FR на S-входы RS-триггеров 91, 9z ..., 9k в строго определенной последовательности.

D-триггеры служат для запоминания предыдущего значения линейного кода. Первые элементы И 13 осуществляют вычитание п редыдущего значения кода из текущего его значения. Результаты вычитания через мультиплексоры M передаются на вторые элементы И 15, которые разрешают импульсам Fp проходить íà S-входы соответствующих RS-триггеров 9t, ..., 9k.

Результаты. вычитания используются на всех тактах. пока НС 17, а следовательно, и дешифратор 16, не заполнятся. До этого момента времени. на управляющих входах мультиплексоров 14 отсутствует импульс переполнения и через каждый мультиплексор проходит сигнал, снимаемый с выхода соответствующего первого элемента И. Кзк только НС 17 переполняется, импульс переполнения на управляющих входах мультиплексоров переводит их в такое состояние, а котором выходы первых элементов И отключаются. При этом в цепях младших разрядов кода а через мультиплексоры 111, ..., 11к подключаются соответствующие выходы дешифратора или выходы О-триггеров.

Такая операция необходима для перехода к следующему циклу заполнения дешифрзтора 16, чтобы обеспечить вращение по кругу единиц на выходах мультиплексоров, кэк бы замкнутых в кольцо. Такой фазорасщепитель работает при выполнении условия а 2к-

Рассмотрим случай, когда каждый из НС в целом содержит трехразрядные фэзорасщепители 7 и 8 (k = 3) и двухразрядные НС 3 и 4 (m = 2). Это значит, что полная емкость пятиразрядного (и = К + m = 5) НС в целом равна q = 2" = 32. Положим, что а = 13 и Ь =

8, На вход фазовращателя 7, т.е. на вход НС старших разрядов 9, поступает число а = 3, а на вход НС младших разрядов 3 — а" - 1.

Порядок прохождения импульсов FR íà Sвходы RS-триггеров показан в таблице.

Поскольку число Ь = 8 ао втором фазовращателе 8 кратно его емкости q = 32, порядок поступления импульсов fs на R-входы

RS-триггеров проще. В каждом такте им2003227 пульсы приходят на два соседних триггера, смещаясь в следующем такте на два следующие триггера.

Временные диаграммы работы синтезатора в данном примере показаны на фиг. 3, Сумма RS-сигналов совместно с компенсирующим напряжением ec(t) представляет собой процесс E(t), содержащий управляющее напряжение Е и высокочастотные компоненты ER(t) (фиг."З,о) и Es(t) (фиг. Зп), устраняемые ФНЧ 2. Спектральная чистота выходных сигналов повышается.

Компенсация не требуется в том случае, когда количество младших разрядов (LSB} достаточно мало. Например, если общее количество разрядов равно п = 12 и 6 старших

{MSB) из них относятся к фазорасщепителям 7 и 8 (т.е k = 6), а 6 других — к накапливающим сумматорам младших разрядов (LSB), т.е, m = n — k = 6, то наименьшая частота помехи равна fR/2 = fR/64 вместо

fR/2" = fR/4096, как это имеет место в прототипе. Во многих случаях практики эту помеху можно отфильтровать, оставляя быстродействие синтезатора вполне удовлетворительным.

Заявляемый синтезатор относится к наиболее общему случаю, когда количество

LSB разрядов может быть неограниченно большим. Здесь для примера накапливающие сумматоры младших разрядов (первый и второй HC) 3 и 4 содержат по 6 более старших разрядов (LSB ) и неограниченное

I количество более младших (ЫВ" ). LSB разряды имеют выход на ЦАП, с помощью которого формируется компенсирующее напряжение ес(1) (фиг. З,м). Требования к точности резисторов в старших разрядах матрицы ЦАП, выполненной по принципу R—

2R, так же, как и требования к точности

5 резисторов в матрице типа KR снижаются в

К раз по сравнению с аналогичными требованиями к ЦАП известного устройства для получения одинаковых отношений сигнал/помеха. С другой стороны, если упомя10 нутые . требования одинаковы, предлагаемый синтезатор обладает в К раэ более высоким отношением сигнал/помеха.

При этом достигается высокое быстродействие синтезатора, так как полоса пропуска 1S ния петли автоподстройки ограничена лишь необходимостью фильтрации помех с очень высокими частотами fR u fs.

B случаях, когда р/Ь = 2 = const, где r =

1, 2. 3, ..., то второй фазорасщепитель 8

20 трансформируется в распределитель импульсов, например, в виде кольцевого счетчика. Каждый из 2 выходов этого счетчика соединяется с объединенными R-входами соответствующей группы из 2 триггеров.

25 Частота сигнала равна

fs = х fR 2г/q = x fR/2л где число х на входах фазорасщепителя 7 и

НС 3 равно х = а 2" /Ь.

30 Количество разрядов n HC выбирается исходя из требования к величине шага сетки частот. (56) Авторское свидетельство СССР

35 N 1109872, кл. НОЗ 0 13/00, 1981, 7

2003227

Формула изобретения

1, СИНТЕЗАТОР ЧАСТОТ, содеРжащий первый и второй накапливающие сумматоры младших разрядов, цифроаналоговый преобразователь, последовательно соединенные фильтр нижних частот и управляемый генератор, выход которого является выходом синтезатора частот, при этом тактовый вход первого накапливающего сумматора является входом опорной частоты синтезатора частот. выходы старших разрядов накапливающих сумматоров подключены к соответствующим входам цифроаналогового преобразователя, выход которого через согласующий резистор подключен к входу фильтра нижних частот, выход управляемого генератора соединен с тактовым входом второго накапливающего сумматора младших разрядов, информационные входы первого и второго накапливающих сумматоров младших разрядов являются соответственно первым и вторым информационными входами сигналов младших разрядов, отличающийся тем, что, с целью повышения спектральной чистоты выходных сигналов, в него введены первый и второй фазорасщепители и К RSтриггеров, S-входы которых подключены к соответствующим выходам первого фазорасщепителя, à R-входы - к соответствующим выходам второго фазовращателя, при этом выходы К RS-триггеров соединены с соответствующими входами введенной резистивной матрицы типа КЙ, выход которой подключен к входу фильтра нижних частот, тактовый вход первого фазорасщепителя соединен с тактовым входом первого накапливающего сумматора младших разрядов, тактовый вход второго фазорас-4 щепителя - с тактовым входом второго накапливающего сумматора младших разрядов и с выходом управляемого гене ратора, информационные входы первого и второго фазорасщепителей являются соответственно первым и вторым информационными входами сигналов старших разрядов синтезатора частот, а выходы переполнения первого и второго накапливающих сумматоров младших разрядов соединены с входами переноса соответст10 венно первого и второго фазорасщепителя:

2. Синтезатор частот по п,1, отличающийся тем, что первый и второй фазорасщепители содержат последовательно

15 соединенные накапливающий сумматор старших разрядов и дешифратор, а также

К логических блоков, каждый из которых выполнен в виде последовательно соединенных О-триггера, первого элемента И, 20 мультиплексора и второго элемента И, при этом в каждом из фазорасщепителей тактовый вход 0-триггера соединен с другими входами вторых элементов И и является тактовым входом фазорасщепителя, управ25 ляющие входы мультиплексоров обьединены и являются входом переноса фазорасщепителя, в каждом из К логических блоков другой вход первого элемента

ЗО

И соединен с информационным входом 0триггера и подключен к соответствующему выходу дешифратора, в каждом из К / 2 логических блоков другой вход мультиплексора соединен с 0-входом О-триггера, в каждом из К / 2 других логических блоков другой вход мультиплексора соединен с выходом О-триггера, информационный и тактовый входы и вход переноса накапливающего сумматора старших разрядов яв0 ляются соответственно одноименными входами фазорасщепителя.

4 ю М З м °

Г P K 5 1 Р

° ° ° ° °

° Ф

° ° е I ° °

В I

1 ° ! °

° ° ° I

° °

° I

° ° ° I