Понижающий стабилизатор постоянного напряжения с импульсным регулированием

 

Использование: в источниках вторичного электропитания для радиоэлектронных средств. Сущность изобретения: устройство содержит регулирующий транзистор 1, DLC- фильтр 2, блок управления 3, состоящий из резистивного делителя 4, интегрального узла 5, включающего компаратор 6, логический элемент 2И 7, RS-триггер 8, источник опорного напряжения 9, генератор 10, выходной транзистор 11 и диод 12, из двух конденсаторов 13, 14, четырех транзисторов 15-18, из семи резисторов 19-25, дифференцирующей цепи 26, коммутационного элемента 27 и блока логики 28. В устройстве снижен нижний предел входного напряжения . Стабилизация выходного напряжения сохраняется до тех пор, пока входное напряжение выше выходного лишь на величину напряжения насыщения регулирующего транзистора 1 и падения напряжения на дросселе О1-С-фильтра2. 5 з.п. ф-лы. 6 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)ю 6 05 F 1/56

ГОСУДАРСТВЕН1ОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Ф

Ь °

Ма

\, К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4925834/07 (22) 04.04.91 (46) 07.06.93. Бюл. ЬЬ 21 (71) Научно-исследовательский институт

"Квант" (72) В.Н.Скачко (56) 1. Справочник "Микросхемы для бытовой аппаратуры", М.: Радио. и связь, 1989, с.

50.

2. Фолкенберри Л, Применение операционных усилителей и линейных интегралы

Hblx схем. М.: Мир, 1985, с. 315, фиг. 10.17 а; (54) ПОНИЖАЮЩИЙ СТАБИЛИЗАТОР ПОСТОЯННОГО НАПРЯЖЕНИЯ С ИМПУЛЬСНЫМ РЕГУЛИРОВАНИЕМ (57) Использование: в источниках вторичного электропитания для радиоэлектронных средств. Сущность изобретения: устройство

ЮюУ, Я2, 1820373 А1

2 содержит регулирующий транзистор 1, DLCфильтр 2, блок управления 3, состоящий из реэистивного делителя 4, ин-егрального ysла 5, включающего компаратор 6, логический элемент 2И 7, RS-триггер 8, источник опорного напряжения 9, генератор 10, выходной транзистор 11 и диод 12, из двух конденсаторов 13, 14, четырех транзисторов 15-18, иэ семи резисторов 19-25, дифференцирующей цепи 26, коммутационного элемента 27 и блока логики 28. В устройстве снижен нижний предел входного напряжения. Стабилизация выходного напряжения сохраняется до тех пор, пока входное напряжение выше выходного лишь на величину напряжения насыщения регулирующего ф транзистора 1 и падения напряжения на дросселе 01 С-фильтра 2. 5 з.п. ф-лы. 6 ил.

1820373

Изобретение относится к электротехнике, конкретно — к источникам вторичного электропитания для радиоэлектронных средств.

Наиболее предпочтительная область использования — устройства вычислительной техники и аппаратура, работающие от батарей (аккумуляторов) при предьявлении к ним повышенных требований в отношении КПД и массогабаритных характеристик, предпосылкой для достижения чего является использование микросхем.

Цель изобретения — снижение нижнего . предела входного. напряжения.

На фиг. 1 представлена электрическая схема настоящего оонижающего стабилизатора напряжения. Связь между выходом источника опорного напряжения и неинвертирующим входом компаратора показана непосредственной. На фиг. 2 и 3 показаны варианты выполнения коммутационного элемента соответственно на транзисторе и тиристоре. На фиг. 4 и 5 даны вариант схемы блока логики и видоизменение общей схемы стабилизатора, позволяющей расширить диапазон по току нагрузки.

Понижающий стабилизатор. постоянного напряжения с импульсным регулированием содержит (фиг. 1) регулирующий .транзистор 1, 01 С-фильтр 2 и блок управления 3, состоящий из первого резистивного делителя 4, интегрального узла 5, включающего в себя компаратор 6, логический элемент 2И 7, RS-триггер 8, источник опорного напряжения 9, генератор 10 с первым и вторым выходами. выходной транзистор 11 и первый диод 12, из первого 13 и второго 14 конденсаторов, первого транзистора 15, имеющего тип проводимости р-п-р,и второго 16, третьего 17 и четвертого 18 транзисторов с типом проводимости п-р-п, из первого

19, второго 20, третьего 21, четвертого 22, пятого 23, шестого 24 и седьмого 25 резисторов, из дифференцирующей цепи 26, коммутационного элемента 27 и из блока логики 28, выполняющего функции у1.= х2, yz=x< ч хр, где х, xz — сигналы соответственно на первом и втором входах; у, y2 — сигналы на первом и втором выходах.

Регулирующий транзистор 1 и DLCфильтр включены последовательно между входными и выходными выводами, причем транзистор 1 змиттером обращен ко входу стабилизатора. Реэистивный делитель 4 входом подключен к выходу стабилизатора, а выходом-к инвертирующему входу компарэтора 6,.неинвертирующий вход которого подключен в данном конкретном примере выполнения к выходу источника опорного напряжения, Выход компаратора подключен к первому входу логического элемента 7, второй вход которого подключен к первому выходу генератора 10 и к входу RS-триггера

8, входом и выходом подключенным соответственно к выходу элемента 2И 7 и к базе выходного транзистора 11. Цепь базового тока транзистора 16 1 подключена к базеэтого транзистора и первому выходу блока логики 28 через последовательно соединен10 ные резисторы 19, 20, общая точка которых подключена к коллектору транзистора 11, к входу дифференцирующей RC-цепи 26 и первому входу блока логики 28, Эмиттер транзистора 16 через диод 12 подключен к

15 общей шине стабилизатора, с которым соединены и эмиттеры транзисторов 11, 17 и

18. К эмиттеру транзистора 1 подключен также эмиттер транзистора 15, а через последовательно соединенные резисторы 21, 20 22 — коллектор транзистора 16. Общая точка резисторов 21, 22 подключена к базе транзистора 15, коллектор которого соединен с базой транзистора 1, а через резистор 23— и с вторым выходом диодного блока логики

25 28, Второй выход генератора 10 через конденсатор 13 подключен к общей шине стабилизатора, а через конденсатор 14- к базе транзистора 17, к которой через резистор 24 подключена цепь базового тока 1 . База

30 транзистора 18 подключена к коллектору транзистора 17 и через резистор 25 — к цепи базового тока 1, Вход коммутационного элемента 27 подключен к выходу дифференцирующей RC-цепи 26, а выход — к второму

35 входу блока логики 28, к которому подключен также коллектор транзистора 18.

Вход коммутационного элемента 27 образуется базой транзистора (в транзисторном варианте этого элемента, фиг. 2) или

40 управляющим электродом тиристора (фиг, 3). Эмиттер транзистора или катод тиристора подключен к общей шине. В блоке логики (фиг. 4) между вторым входом и первым выходом включен диод 29, а между первым и

45 вторым входами и вторым выходом — диоды

30 и 31. Все диоды катодами обращены ко входам блока, В более усовершенствованном варианте предложенного стабилизатора, в котором

50 расширен диапазон изменения нагрузки (фиг, 5),введены второй реэистивный делитель 32, восьмой 33 и девятый 34 резисторы и операционный усилитель 35 (входящий в интегральный узел 5). Инвертирующий вход

55 этого усилителя через резистивный дели. тель 32 подключен ко входу стабилизатора, .а неинвертирующий к резисторам 33, 34, противоположные выводы которых подключены соответственно к выходам источника опорного напряжения 9 и операционного

1820373 усилителя 35. Этот же выход через резистор

24 подключен к базе транзистора 18.

Эпюры на фиг. 6 демонстрируют:

36 — напряжение на первом выходе генератора 10; 5

37- ток базы выходного транзистора 11 интегрального узла 5;

38- напряжение на коллекторе транзистора 11;

39 — напряжение на втором выходе ге- 10 нератора 10;

40 — напряжение на выходе RC-цепи 26 (при отсутствии шунтирующего воздействия от входной цепи коммутационного элемента 27); 15

41 — ток коллектора транзистора коммутационного элемента 27 (при выполнении его на транзисторе);

42 — ток анода тиристора коммутационного элемента 27 (при выполнении его на 20 тиристоре);

43 — ток коллектора транзистора 17;

44- ток коллектора транзистора 18 (при наличии цепи базового тока этого транзистора); 25

45 — суммарный ток коммутационного элемента 27 и транзистора 18;

46 — напряжение на коллекторе транзистора 1, если первичное напряжение ниже заданного порога; 30

47 — то же, если первичное напряжение выше заданного порога.

Работает понижающий стабилизатор постоянного напряжения с импульсным регулированием следующим образом. 35

Генератор 10 интегрального узла 5 на своем первом выходе вырабатывает отрицательные импульсы тактовой частоты (исходный уровень высокий) длительностью t {см. эпюру 36 на фиг. 6). От переднего фронта 40 этого импульса триггер 8 переключится к

R-входу, и на выходе 0 установится нулевои уровень. Ток базы транзистора 11 перестанет существовать — см. эпюру 37. Обратно— в единичное состояние триггерможет возвра- 45 титься, если импульс генератора окончится,.а напряжение на выходе компаратора 6 тоже примет вид логической единицы, что возможно при снижении напряжения на выходе резистивного делителя 4 до уровня ниже 50 опорного напряжения, поступающего от источника 9 опорного напряжения на неинвертирующий вход компаратора 6. На эпюре 37 показано, что переключение может произойти в любое время в промежутке 55 между окончанием импульса генератора и до появления его очередного импульса. Момент переключения зависит от уровня первичного (входного) напряжения и величины нагрузки стабилизатора. Напряжение на коллекторе транзистора 11 имеет тот же вид

{эпюра 38), что и предыдущая эпюра, но с инверсией. Импульсу генератора соответствует пауза в работе транзистора 11. которая не может быть меньше, чем время r, определяемое временем релаксации генератора. В ходе релаксации напряжение на втором выходе генератора(и на конденсаторе 13, от величины ко-орого зависит частота генератора) после достижения максимального своего уровня (эпюра 39) спадает до минимальной величины. Поэтому транзистор

1, если бы он управлялся только от выхода интегрального узла 5. повторил бы ту же паузу, которая была бы не меньшей г.

Чтобы избежать снижения выходного напряжения при уменьшении входного, когда по условиям регулирования пауза в работе транзистора 1 должна стать меньше t; вплоть до нуля, управление транзистором осуществлено по двум ветвям. Первая— обычная: когда закрыт транзистор 11, ток

l$< через резисторы 19, 20 открывает транзистор 16. что приводит к отпиранию транзистора 15, т.к. его базовый ток, протекающий через резистор 22, является частью коллекторного тока транзистора 16. Транзистор 15 шунтирует безо-эмиттерный переход транзистора 1 и он поддерживается закрытым. В открытом же состоянии транзистор 11 лишает базового тока транзистор 16 (ток от резистора 19 уходит на коллектор транзистора 11 и далее через него — на общую шину) и транзисторы 16, 15 будут закрыты, между тем как от входного вывода возникгет ток перехода эмиттер-база транзистора

14 через резистор 23, диод 30 (в блоке логики — см. фиг. 4).и через транзистор 11.

Вторая ветвь приводится в действие с появлением паузы t . Импульс 38 дифференцируется (эпюра 40) и если коммутационный элемент выполнен на транзисторе (фиг. 2), то начальной частью полученного сигнала этот транзистор вводится в насы щение (эпюра 41). В случае реализации коммутационного элемента на тиристоре он включается от переднего импульса 38 — см, эпюру 42. Отыскание момента отключения ветви основано на исследовании процесса спадания пилообразного напряжения 39. В ходе этого процесса снижается потенциал базы транзистора 17 и он закрывается— эпюра 43. Находиться в закрытом состоянии транзистор 17 может до полного спадания пилообразного напряжения 39 и завершения перезаряда конденсатора 14. Транзистор 17 вновь сможет открыться от цепи базового тока этого транзистора (I < ) через резистор 24. Транзистор 18 во время закры1820373

S0

55 того состояния транзистора 17 и при наличии базового тока lg открывается (эпюра 44) и поскольку его йромежуток коллекторэмиттер включен параллельно выходу коммутационного элемента, то происходит следующее. Если имеем коммутационный элемент в виде транзистора, то он, как и транзистор 18 (у них обоих соединены эмиттеры и коллекторы) будут открыты кансдый в свое время (эпюры 41, 44), но с перекрытием (что обеспечивается выбором постоянных времени цепей заряда конденсатора RC-цспи 26 и конденсатора 14). Тогда общее время, в течение которого второй вход блока логики 28 будет сообщен с общей шиной стабилизатора, исчисляется от момента открывания транзистора коммутационного элемента и до закрывания транзистора 18— эпюра 45, В тиристорном исполнении,коммутационного элемента тиристор, впервые открывшись от переднего фронта импульса 38, мог бы оставаться в этом состоянии сколь угодно долго, но открывшийся транзистор 18 шунтирует его и, если действие запускающего импульса на управляющий электрод тиристора окончится раньше, чем закроется транзистор 18, то тиристор будет выключен и с закрыванием транзистора их совместный ток прекратится.

Достаточно, чтобы хотя бы один из элементов: транзистор (тиристор) коммутационного элемент или транзистор 18 был открыт, как образуется цепь базового тока транзистора 14 (через резистор 23 и диод

31) и одновременно исключается шунтирование перехода база-эмиттер транзистора

14 со стороны транзистора 15, который закрывается вслед эа транзистором 16, т.к. его база окажется зашунтированной через диод

30 и находящийся в проводящем состоянии транзистор (тиристор) коммутационного элемента или транзистора 18. Пауза в работе ключевого регулирующего транзистора 1 будет исключена. Регулируемая пауза, уменьшаясь, например, при понижении первичного напряжения. сводится к нулю— см. эпюру 46.

При выборе конкретного варианта исполнения коммутационного элемента во внимание могут быть приняты такие обстоятельства. Выполнение условия перекрытия открытых состояний транзистора коммутационного элемента и транзистора 18 приводит к удлинению результирующего времени суммарной проводимости коммутационного элемента и транзистора 18 относительно момента окончания релаксации (точки перехода нисходящей части пилообразного на5

40 пряжения к восходящей). Поэтому если время работы ключа при определенном сочетании факторов регулирования (малый ток нагрузки и предельно большое первичное напряжение) потребуется меньшим, чем суммарное время проводимости коммутационного элемента и транзистора 18, то оно может быть не достигнуто, В тиристорном варианте. где постоянную времени цепей заряда и разряда конденсатора RC-цепи 26 и конденсатора 14 можно выбрать существенно меньшей (обеспечивающей лишь включение и гашение тиристора). общее время проводимости коммутационного элемента и транзистора

18 может не отличатьс от т. Однако существуют ограничения в использовании-тиристора в коммутационном элементе — по быстродействию имеющихся в настоящее время тиристоров и падению напряжения на них.

Проблема увеличения динамического диапазона. регулирования при широких пределах изменения тока нагрузки и напряжения первичной сети на транзисторном коммутационном элементе разрешима в сочетании с возможностью управлять включением транзистора 18 исходя из уровня первичного наи ряжения (сети). Есть оп ределе нное пороговое значение этого напряжения, ниже которого транзистор 18 и, следовательно, транзистор 14 включаются во время г, а выше которого — не включаются. 7 Чтобы реализовать такое свойство (см. фиг, 5),применен пороговый измеритель напряженйя первичной.сети на операционном усилителе (35), который даже имеется в микросхеме ,иА78340 (КР1156ЕУ1). При номинальном напряжении сети или при более высоком его уровне напряжение на выходе операционного усилителя 35 нулевое и транзистор 18 не действует. Если сравниваемое этим усилителем первичное напряжение (поделенное резистивным делителем 32) окажется меньшим, чем опорное напряжение (поступающее на неинвертирующий вход усилителя через резистор 33), то на выходе операционного усилителя появится напряжение и поскольку источником базового тока транзистора 18 l$ в этом варианте исполнения выступает операционный усилитель 35, то транзистор 18 начинает работать, снижая длительность паузы ключевого транзистора (на периоде х). Там же, где включение транзистора 18 (и 1) во время т излишне (при повышенном сетевом напряжении и малой нагрузке), оно не производится. Транзистор

1 включается при этом в промежутке глишь частично за счет действия транзисто1820373

10

20

35

У1=Х2, У2=Х1 V Х2.

55 ра в коммутационном элементе (эпюры 41 и

47). ,Базовые токи транзисторов 16 и 17 ф и

1,„ могут быть получены от различных источ- . нйков, например, Ig — от сети, а ток lg„- от выхода стабилизатора.

Выходной транзистор 11 интегрального . узла 5 может быть как одиночный, так и составной (состоящий из двух транзисторов). В микросхеме pA78S40(K1156EY1) выходной транзистор именно составной. В этом случае коллекторных выходов в интеграль ном узле два, оДин из которых используется в соответствии с настоящим изобретением, а другой —. в иных схемных решениях.

Подключение выхода источника опорного напряжения к неинвертирующему входу компаратора возможно как непосредственно (простейший вариант, принятый в прототипе), так и по иной схеме, привносящей дополнительные качества в стабилизатор.

Описанный стабилизатор выгодно отличается от прототипа тем, что в нем сохраняется стабилизация выходного напряжения при снижении входного напряжения до тех 2 пор, пока оно будет выше выходного лишь на величину напряжения насыщения ключевого регулирующего транзистора и падения напряжения на дросселе 0LC-фильтра, ког да через него проходит только постоянный ток (а паузы в работе регулирующего транзистора прекратились). Еще больше преимуществ у стабилизатора появляется при введении в него порогового измерителя первичного напряжения, так как существен. но расширяется диапазон нагрузки и первичного напряжения.

Преимущества стабилизатора достигнуты несложным (с точки зрения количества использованных элементов) путем. Его проMblliJJI8HHBA реализация возможна при незначительных затратах, т.к. принципиально новыми являются схемные элементы 17, 18, 20, 24, 25, 14, 26...35, В своей совокупности они составляют меньшую часть электрической схемы, а наибольшая часть остальных элементов вообще находится внутри микросхемы,иА78340 (КР1156ЕУ1). Нештатное включение микросхемы для нее безопасно, т.к. не нарушаются режимы работы ее элементов, Формула изобретения

1. Понижающий стабилизатор постоянного напряжения с импульсным регулированием, содержащий соединенные последовательно между входным и выходным выводами регулирующий транзистор и 0LC-фильтр, блок управления, состоящий из первого резистивного делителя напряжения, включенного между выходным выводом и общей шиной, интегрального узла, выполненного на компараторе, логическом элементе 2И, R<триггере, источнике опорного напряжения, генераторе, выходном транзисторе и первом диоде, и из первого конденсатора, причем инвертирующий вход компаратора соединен с выходом первого резистивного делителя напряжения, неинвертирующий вход связан с выходом источника опорного 3 напряжения, а выход соединен с первым входом логического элемента 2И, выход которого подключен к S-входу RS-триггера, генератор, формирующий на первом выходе отрицательные тактовые импульсы, а на втором выходе — пилообразное напряжение, первым выходом подключен к R-входу RSтриггера и второму входу логического элемента 2И, а вторым выходом через первый конденсатор соединен с общей шиной, выход RS-триггера подключен к базе выходного транзистора, отличающийся тем, что, с целью снижения нижнего предела входного напряжения, блок управления снабжен первым, вторым, третьим и четвертым транзисторами, из которых первый имеет проводимость р-п-р-типа, а остальные — проводимость п-р-п-типа, первым, вторым, третьим, четвертым, пятым, шестым и седьмым резисторами, вторым конденсатором, дифференцирующей RC-цепью, коммутационным элементом и блоком логики, выполняющим следующие функции: где х1, х2 — сигналы на первом и втором входах блока логики соответственно; у1, у2 — сигналы на первом и втором выходах блока логики соответственно, причем эмипер первого транзистора соединен с входным выводом и с эмиттером регулирующего транзистора, имеющего проводимость р-п-р-типа, база второго транзистора, соединенная с первым выходом блока логики, через соединенные последовательно первый и второй резисторы подключена к выводу для подключения источника базового тока второго транзистора, причем общая точка первого и второго резисторов соединена с первым входным выводом дифференцирующей RC-цепи, с первым входом блока логики и с коллектором выходного транзистора, змиттер которого подключен к общей шине, с которой соединен также второй входной вывод дифференцирующей RC-цепи и через первый диод- змиттер второго транзистора, к эмиттеру первого транзистора через последова1820373

12 мс тельно соединенные третий и четвертый резисторы подключен коллектор второготранзистора, а общая точка этих резисторов — к базе второго транзистора, база регулирующего транзистора и коллектор первого тран- 5 зисторов соединены между собой и через пятым резистор подключены к второму выходу блока логики, база третьего транзистора через второй конденсатор подключена к второму выходу генератора и через шестой 10 резистор — к выходу для подключения источника базового тока третьего транзистора, база четвертого транзистора соединена с коллектором третьего транзистора и через седьмой резистор — с выводом для подклю- 15 чения источника базового тока четвертого транзистора, выход дифференцирующей

RC-цепи подключен к управляющему входу коммутационного элемента, выход которого соединен с вторым входом блока логики и с 20 коллектором четвертого транзистора, эмиттер которого подключен к общей шине, с которой соединен также эмиттер третьего транзистора.

2. Стабилизатор по и. 1, о т л и ч à е-. шийся тем, что блок логики выполнен на втором, третьем и четвертом диодах, причем анод и катод второго диода использованы в качестве соответственно первого 30 выхода и второго входа блока логики, аноды третьего и четвертого диодов соединены между собой и использованы в качестве второго. выхода блока логики, а катоды этих диодов — в качестве соответственно первого 35 и второго входов блока логики.

3. Стабилизатор по и. 1 или 2. о т л ич а ю шийся тем, что коммутационный элемент выполнен на пятом транзисторе, база и коллектор которого использованы в качестве соответственно управляющего входа и выхода коммутационного элемента, а эмиттер пятого транзистора подключен к общей шине.

4. Стабилизатор по и. 1 или 2, о т л ич а ю шийся тем, что коммутационный элемент выполнен. на тиристоре, управляющий электрод и анод которого использованы в качестве соответственно управляющего входа и выхода коммутационного элемента, а катод тиристора подключен к общей шине.

5. Стабилизатор по пп. 1,2,3 или 4, отл и ч а ю шийся тем, что, с целью расширения диапазона по току нагрузки, в него введен второй резистивный делитель напряжения, включенный между входным выводом и общей шиной, восьмой.и девятый резисторы, а интегральный узел блока управления снабжен операционным усилителем, инвертирующий вход которого подключен к выходу второго резистивного делителя напряжения, а неинвертирующий вход через восьмой и девятый резисторы — соответственно к выходу источника опорного напряжения и к выходу операционного усилителя, использованного в качестве источника базового тока четвертого транзистора.

6. Стабилизатор по пп. 1,2, 3,4 или 5, отл и ч а ю шийся тем, что связь инвертирующего входа компаратора с выходом источника опорного напряжения выполнена непосредственно.

1820373

1820373

Составитель В. Скачко

Техред М.Моргентал Корректор И. Шмакова

Редактор Т.Федотов

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 2030 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5