Ткнтно- ^.. ^t*.xfh'it;c;;a5i '^^ !sht;ihoteka
l85lll
Со|па Советских
Социалистических
Республик
Зависимое от авт. свидетельства №
Кл. 42m, 14
Заявлено 03.111.1965 (№ 946711/26-24) с присоединением заявки №
Приоритет
Опубликовано ЗОХ11.1966. Бюллетень № 16
Дата опубликования описания 23.IX.1966
МПК G 06f
УДК 681.142.07(088,8) Комитет по делам изобретеиий и открытий при Совете Министров
СССР
Авторы изобретения
A. К, Торчицкий и Г. И. Чекин
Заявитель
УСТРОЙСТВО УМНОЖЕНИЯ ЧАСТОТ СЛЕДОВАНИЯ
ИМИ УД ЬСО В
Известны устройства умножения частот следования импульсов, состоящие из цифровых интеграторов.
В предлагаемом устройстве содержится логическая схема «И», к нулевым входам которой подключены выходы запоминающих ячеек, нулевые входы запоминающих ячеек подключены к выходам генераторов импульсов случайной фазы, а единичные входы запоминающих ячеек соединены со входами устройства. Такое выполнение позволило упростить устройство и повысить его надежность.
Для случайной последовательности с равномерпьв| распределением вероятность импульса на данном интервале t+At пропорциональна частоте импульсов в последовательности. Таким образом, если на два входа элемента «И» подать две случайных независимых последовательности импульсов с частотами fx и fz, то на
Выходе элемента будет иметь место случайная последовательность с частотой, пропорциональной f, f>.
Схема предлагаемого устройства показана па чертеже. Перемножаемые импульсные последовательности поступают на входы 1 и 2 и запускают триггерные запоминающие ячейки
8 и 4. Ячейки сбрасываются сигналами от генераторов импульсов случайной фазы 5 и б.
В момент сброса на выходах ячеек возника5 ют импульсы, частоты следования которых совпада|от с частотами следования входных импульсов, а фаза случайна. Эти импульсы поступа от на входы логической схемы «И»вЂ”
7, на выходе 8 которой образуется последо10 вательпость импульсов, частота которой пропорциональна произведению частот входных последовательностей импульсов.
Предмет изобретения
Устройство умножения частот следования импульсов, отличающееся тем, что, с целью обеспечения простоты и надежности, оно содержит логическую схему «И», к нулевым
20 входам которой подключены выходы запомипа|ощих ячеек, нулевые входы запоминающих ячеек подключены к выходам генераторов импульсов случайной фазы, а единичные входы запоминаю|цих ячеек соединены со входами
25 устройства.
Составитель В. А. Субботин
Редактор И. Г. Карпас Техред Г. Е. Петровская Корректоры: Т. Н. Костикова и С. Н. Соколова
Заказ 2740)3 Тирана !075 Формат бум. 60+90 /з Объем О,!3 изд. л. Подписное
Ш!ИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, Центр, пр. Серова, д. 4
Типография, пр. Сапунова, 2

