Патент ссср 182402
ОП ИСАНИ Е
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
I824O2
Союз Советских
Социалистических
Республик
Зависимое от авт. свидетельства №
Заявлено 06.XI.1964 (№ 928192/26-24) с присоединением заявки №
Приоритет
Опубликовано 25.V.1966. Бюллетень ¹ 11
Дата опубликования описания 16.VII.1966
Кл. 42m, 14/02
МПК 6 06f
УДК 681.142.07(088.8) Комитет по делам изобретений и открытий при Совете Министров
СССР
Авторы изобретения
1О. Л. Иваськив и А. С. Ильиных
Институт кибернетики АН СССР
Заявитель
ТРОИЧНАЯ ЛОГИЧЕСКАЯ СХЕМА
1тд < 1тд, Известны троичные логические схемы, содержащие транзисторы с разными типами проводимости.
Предложенная схема отличается тем, что на ее входе включена пороговая трехстабильная пара на туннельных диодах.
Это увеличивает надежность и логические возможности схемы.
На фиг. 1 приведена схема с тремя устойчивыми состояниями; на фиг. 2 — вольт-амперная характеристика пары туннельных диодов, имеющая следующие характерные участки:
АВ, CD, DE u F G — с положительными сопротивлениями, ВС и EF — с отрицательными сопротивлениями.
Схема содержит триод 1 (тип проводимости р-п-р) и триод 2 (тип проводимости п-р-n), сопротивления в коллекторных цепях 3 и 4, сопротивления связи 5 и б, два встречно включенных туннельных диода 7 и 8.
Питающие напряжения обозначены Е„и
Е,, Схема работает следующим образом.
Как следует из приведенной характеристики, работа схемы, содержащей два туннельных диода, включенных последовательно — встречно, характеризуется следующими режимами:
Реж им 1 характеризуется тем, что при значениях тока через туннельные диоды напряжение (Уд) в точке 9 схемы не превышает значения U тд, имеющего порядок десятков милливольт, и изменяется с изменением
1тд незначительно.
Указанному режиму соответствуют участки характеристики CD u ED.
P еж и м 2 характеризуется тем, что при значениях тока через туннельные диоды
1тд) 1тд, рабочая точка на характеристике скачком перемещается на участок с положительным сопротивлением (F G, если 1 тд ) О, и АВ, если
1тд(О) .
15 В этом случае напряжение U д в точке 9, оказывается больше значения Итд и имеет порядок нескольких сотен милливольт.
При подаче на вход схемы сигнала, имеющего порядок единиц вольт (что соответствует
20 реальному режиму ее работы на полупроводниковых приборах), в точке 9 устанавливается напряжение И д) (/тд, происходит отпирание одного из триодов (T> либо Тз) и сигнал U,„» имеет величину, порядок которой — единицы
25 вольт.
При подаче на вход схемы сигналов, величина которых определяется дрейфом нуля выходного сигнала схемы, напряжение Уд в точ30 ке 9 оказывается таким, что Uä<Л3тд„и в этом случае сигнал на выходе схемы имеет ну182402 левой потенциал с точностью до десятков милл ивольт.
Таким образом, при последовательном соединении схем с тремя устойчивыми состояниями, построенных на основе полупроводниковых приборов с различными типами проводимости и содержащих на входе пару туннельных диодов, включенных последовательно — встречно, в случае дрейфа нуля на одном из каскадов, на последующих каскадах не происходит усиления этого сигнала. Это позволяет строить схемы практически любой сложности.
Величина дрейфа нулевого потенциала схемы на полупроводниковых приборах с различными типами проводимости определяется конкретными условиями ее работы: нестабильностью коллекторного напряжения, разбросом параметров элементов схемы, влиянием температуры. Эта величина определяет выбор ти па туннельных диодов. При этом к их характеристикам предъявляются следующие требования: величина напряжения пика Утд должна превышать возможный для заданных условий работы схемы дрейф нулевого потенциала.
Предлагаемая схема проста, надежна, может выполнять логические операции, составляющие полную систему логических операций — инверсное И и инверсное ИЛИ.
Например, высокий потенциал обозначен
«2», низкий «1» и нулевой «0».
Если амплитуда каждого из входных сигналов х, у обеспечивает условие (1тд),» ) 1тд„ получаем:
ИЛИ у
1 о г
1 о г
1 о
1О
Если условие (1тд) вх)1тд, обеспечивается совместным действием сигналов х, у, получа15
ИЛИ у
2
1 о
1 о г го
Предмет изобретения
Зо Троичная логическая схема, выполненная на транзисторах с разными типами проводимости с заземленными эмиттерами, входом которой служит переход база-эмиттер, отличаюи аяся тем, что на входе включена цепочка из
З5 двух туннельных диодов, соединенных последовательно — встречно.
182402 юг 2
Составитель В. А. Субботин
Редактор Л. А. Утехина Техред Г. Е. Петровская
Корректоры: Г. Е. Опарина и 3. М. Райкина
Заказ 1934/1 Тираж 1075 Формат бум. 60X90 !8 Об.ьем 0,24 изд. л. Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, Центр, пр. Серова, д. 4
Типография, пр. Сапунова, 2
