Сумматор по модулю три

СОЮЗ СОВЕТСКИХ

СОЦИ АЛ ИСТИН Е СК ИХ

РЕСПУБЛИК (st}s G 06 F 7/49

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПЛТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ! 1

О

ОО

4 (21) 4941767/24 (22) 03.06,91 (46) 28.02,93. Бюл. ¹ 8 (71) Белорусский государственный университет им. В,И.Ленина (72) 8,П. Супрун и A,ll.Äoðoæèíñêèé (56) Авторское свидетельство ГССР

¹ 1564613, кл, G 06 F 7/49. 1986, Авторское свидетельство СССР

¹ 1751747, кл. G 06 F 7/49, 1990. (54) СУММАТОР ПО МОДУЛЮ ТРИ (57) Изобретение относится к вычислительной технике и микроэлектронике и предназначено для систем контроля в автоматике и вычислительной технике. Цель изобретения — расширение области применения сумматора по модулю три эа счет воэможности

„„SU„„1798777 Al использования неприводимых значений операндов. Поставленная цель достигается тем, что сумматор по модулю три содержит мажоритарный элемент 3 с порогом два, два элемента 1,2 И, два элемента 4,5 сложения по модулю два, четыре входа и два выхода.

Сложность сумматора по числу входов логических эпементов равна 20. а быстродействие, определяемое глубиной схемы, равно

2 т, где г — задержка на вентиль. Сумматор работает следующим образом. На входы поступают двоичные переменные x>, y>, Xi, Y2, представляющие собой младшие и старшие разряды суммируемых операндов Х и Y соответственно; на выходах реализуются логические функции zf u zz. где z) — младший разряд, а гр — старший разряд выходного операнда Z u Z = Х + Y (mod 31. 1 ип„1 табл.

1798777 ниям. т

Таблица истинности логиче зуемых сумматора ских функций z1 и z2, реалим по модулю три

Изобретение относится к вычислительной технике и микроэлектронике и предназначено для систем контроля, применяемых в автоматике и вычислительной технике.

Цель изобретения — расширение области применения сумматора по модулю три за счет вазможности использования неприводимых значений операндов. На чертеже представлена схема заявляемого сумматора по модулю три. 10

Сумматор по модулю три содержит два элемента И 1 и 2, мажоритарный элемент с порогом два 3,. двэ элемента СЛОЖЕНИЕ

ПО МОДУЛЮ ДВА 4 и 5, четыре входа б,7Я и 9, два выхода 10 и 11. 15

Сумматор работает следующим образом.

Суммируемые операнды Х и Y задаются двухрэзрядными двоичными кодами Х=х1х2, Y = уг,у1, где x1,y1 — младшие разряды 20 операндов, а Хг, Y2 — старшие разряды соответству1ощих операндов, т.е. Х = х1+ 2хг и Y

= у1+ 2у2,, В соответствии с выбранным модулем Р

= 3 и тем фактом, что в заявляемом сумма- 25 торе по модулю три предусмотрена возможность использования неприводимых значений операндов, каждый операнд может принимать значения 0(00), 1(01 :, 2(10) и

3(11). Результатом работы сумматора по мо- 30 дулю три является операнд 7, заданный двухразрядным кодом Z = z2z1, где Z = z1 4+2z2, На входы 6,7 подаются значения младших разрядов операндов х1 и у1 саответст- 35 венно; на входы 8,9 — значения старших разрядов операндов х2 и уг соответственно; на выходе 10 реализуется младший разряд

z1, а HB выходе 11 старший разряд 22 опе ранда Z, где Z = Х+ Y (mod 3). 40

Логические функции 21 и к2, значения которых представлены в таблице, реализуются сумматорам согласно следующим аналитическим выраже

Z1 =-Х1У1х у - Q+x1y19 М<2 (x1,y1,õã,y2), Z2 =- х1у1Хг Y©+x2Q+y29 Мл (x1,y1,хг,уг), где М4 (х1,у1,хг,уг) — функция четырехвходо2 ваго мажоритарного элемента с порогом два определяется кэк

М4 (х1 у1 х2.у2) =

= х1У1 ч х1х2 У xiy2 ч õ2y1 1/ х2У2 ч У1У2

Достоинством заявляемого сумматора по модулю три является возможность использования непривадимых значений операндов, что расширяет область применения сумматора по модулю три, При этом быстродействие заявляемого сумматора, определяемое глубиной схемы, остается таким же как и у прототипа - 2 х, где т- задержка на вентиль, Формула изобретения

Сумматор по модулю три, содержащ1й два элемента СЛОЖЕНИЕ ПО МОДУЛЮ

ДВА и мажоритарный элемент с порогом два, i-й (1= 1,2,3,4) вход которого соединен с

1-м входом сумматора, а выход соединен с первым входом j-to (j-- 1,2) элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, выход которого соединен с )-м выходом сумматора, о т л ич а ю шийся тем, что, с целью расширения области применения за счет возможности использования неприводимых значений операндов, сумматор содержит два элемента И, выход К-го (К вЂ” — 1,2) иэ которых соединен с вторым входом К-го элемента сложения по модулю два, (j + 2)-й вход каторого соединен с O + 2к — 2)-м входом сумматора и j-ым входом К-ro элемента И, j-1 инверсный вход которого соединен с (j — 2к

+ 4)-м входом сумматора.

1798777

Продолжение таблицы

Составитель В,Супрун

Техред M. Моргентал Корректор О.Густи

Редактор T.Oðëoâñêàÿ

Производственно-издательский комбинат "Патент", г. Ужгород. ул.Гагарина, 101

Заказ 772 Тираж Подписное

8НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5