Многофункциональный логический модуль

 

Изобретение относится к импульсной технике и микроэлектронике и предназначено для реализации симметрических булевых функций п переменных. Сущность изобретения: цель достигается тем, что многофункциональный логический модуль содержит r(, n - количество переменных реализуемых функций) элементов ИЛИ-НЕ, г элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, г элементов И, г линеек элементов 3-2И-ЗИЛИ, п информационных шин, л+1 шин настройки , две тины питания и выходную шину. Сложность модуля по числу МОП-транзисторов составляет 0,5п(3,5п+11), а быстродействие , определяемое глубиной схемы, равно п/2+1. 1 табл., 5 ил.

„„ „„1793542 А1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 Н 03 К 19/094

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) -КйЯ ЦДА

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ",""- -:::,, К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4917425/21 (22) 07.03.91 (46) 07.02.93. Бюл. М 5 (72) Л.Б, Авгуль и В.П. Супрун (56) 1. Авторское свидетельство СССР

М 1598161, кл. Н 03 К 19/094, 1989, 2. Авторское свидетельство СССР

th 1753589, кл. Н 03 К 19/094, 1990. (54) М НОГО ФУН КЦИОНАЛ Ь НЫЙ ЛОГИЧ ЕСКИЙ МОДУЛЬ (57) Изобретение относится к импульсной технике и микроэлектронике и предназначено для реализации симметрических булеИзобретение относится к импульсной технике и микроэлектронике и предназначено для вычисления симметрических булевых функций (с,б.ф) и переменных.

Известен многофункциональный логический модуль на МОП-транзисторах, содержащий и линеек элементов И и и линеек элементов ИСКЛЮЧАЮЩЕЕ ИЛИ t1).

Недостатками модуля являются высокая конструктивная сложность (no числу

МОП-транзисторов) и нйзкое быстродействие, определяемое глубиной схемы и равное

2п г, где т — задержка на вентиль.

Наиболее близким по функциональным возможностям и конструкции техническим решением к предлагаемому является многофункциональный логический модуль, реализующий с.б.ф и переменных и содержащий выполненные на МОП-транзисторах и элементов НЕ и и линеек элементов 2 — 2ИЛИ—

2И-НЕ/2-2И-2ИЛИ вЂ” НЕ (2).

Недостатком известного модуля является низкое быстродействие, определяемое глубиной схемы и равное (n+1) г

2 вых функций и переменных. Сущность изобретения: цель достигается тем, что многофункциональный логический модуль содержит r(n=2r, и — количество переменных реализуемых функций) элементов ИЛИ-НЕ, г элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, r элементов И, r линеек элементов 3-2И вЂ” ЗИЛИ, п информационных шин, и+1 шин настройки, две шины питания и выходную шину.

Сложность модуля по числу МОП-транзисторов составляет 0;5п(3,5п+11), а быстродействие, определяемое глубиной схемы, равно

n/2+1. 1 табл., 5 ил.

Цель изобретения — повышение быстро- . действия многофункционального логического модуля.

Цель достигается тем, что в многофункциональный логический модуль на МОПтранзисторах, содержащий и (n=2r, и— количество аргументов реализуемых функций) информационных шин, и+1 шин настройки, две шины питания, выходную шину и г элементов И, введены r линеек элементов 3 — 2И вЂ” ЗИЛИ, i-я (1=1,2...„r) из которых 0ь» содержит и-2l+1 элементов 3 — 2И-ЗИЛИ, r (Л элементов ИЛИ-НЕ и r элементов ИСКЛЮ- фЬ.

ЧАЮЩЕЕ ИЛИ, k-й (k=1,2) вход 1-го из кото- Я рых соединен с (2l+k — 2)-й информационной шиной модуля, k-м входом 1-ro элемента И и

k-м входом i-ro элемента ИЛИ вЂ” HE, выход которого соединен с первым входом j-го

0=1,2,...,п — 2i+1) элемента 3-2И-ЗИЛИ 1-й линейки, второй вход котброго соединен с выходом l-гр элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, третий вход соединен с выходом l-го элемента И, (Е+3)-й (C=1,2,3) вход s-го (s=1,2,...,п-1) элемента 3 — 2И вЂ” ЗИЛИ первой линейки соединен с (1+э+1)-й шиной настройки моду1793542

Двухвходовый элемент ИЛИ-НЕ (фиг. 2) содержащем ровно t един выполнен на двух переключательных 10 и 11 видно, что п1=1 тогда и то и одном нагрузочном 12 МОП-транзисторах, совпадает с одним из ра включенных между шинами 13 и 14 питания. 55 ции F, Первая 15 и вторая 16 входные шины элемента соединены соответственно с затворами транзисторов 10 и 11, Выходная шина 17 соединена с истоком транзистора 12 (со стоками транзисторов 10 и 11), A(F) c,б Ф F=F(x1,хг,...,хл). ля, (+3)-й вход ч-го элемента 3-2И-ЗИЛИ (р+1)-й линейки (ч=п-2р — 1; р=1,2...,r — 1) соединен с выходом (f+v-1)-ro элемента 3-2ИЗИЛИ р-й линейки, выход элемента

3 — 2И-ЗИЛИ r-й линейки соединен с выходной шиной модуля, Многофункциональный логический модуль на МОП-транзисторах содержит и (n=2r, n — количество аргументов реализуемых функций) информационных шин, n+1 шин настройки, две шины питания, выходную шину, r элементов И, r линеек элементов 3-2И-ЗИЛИ, I-я (1=1,2„„,r) из которых содержит и — 21+1 элементов 3 — 2И вЂ” ЗИЛИ. г элементов ИЛИ вЂ” НЕ и r элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, Причем k-й (k=1,2) вход 1-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с (2i+k 2)-й информационной шиной модуля, k-м входом i-го элемента И и k-v входом i ãî элемента ИЛИ-НЕ. Выход i-го элемента

ИЛИ-НЕ соединен с первым входом j-ro (j=1,2„,п-2i+1) элемента 3 — 2И вЂ” ЗИЛИ i-й линейки, второй вход которого соединен с выходом i-ro элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, третий вход соединен с выходом i-rî элемента И, Далее ((+3)-й (1,2,3) вход s-го (s-

1,2...„п — 1) элемента 3-2И вЂ” ЗИЛИ 1ервой линейки соединен с (f+s — 1)-й шиной настройки модуля, à (/+3)-й вход v-го элемента

3 — 2И вЂ” ЗИЛИ (р+1)-й линейки (v=n — 2р — 1, . р=1,2,...,r — 1) соединен с выходом (f+v-1)-го элемента 3-2И вЂ” ЗИЛИ р-й линейки. Выход элемента 3 — 2И вЂ” ЗИЛИ r-й линейки соединен с выходной шиной модуля.

В качестве примера на фиг. 1 представлена схема модуля при п=6, на фиг, 2, 3, 4 и

5 — соответственно варианты выполнения на МОП-транзисторах элементов ИЛИ вЂ” HE.

ИСКЛЮЧАЮЩЕЕ ИЛИ, И и 3 — 2И-ЗИЛИ.

При n=6 (фиг. 1) модуль содержит выполненные на МОП-транзисторах r=n/2=3 элементов ИЛИ-НЕ 11, 12 и 1з, r=3 элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ 21, 22 и 2з, r=3 элементов И 31, 32 и Зз, n— - 1=5 элементов 3 — 2И—

ЗИЛИ 41.„45 первой линейки, и-3-3 элементов 3 — 2И-ЗИЛИ 51, 5ã и 5з второй линейки, п — 5=1 элемент 3 — 2И вЂ” ЗИЛИ 6 третьей линейки, n=6 информационных шин

71... 75, и+1=7 шин 81...87 настройки, выходную шину 9, Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (фиг, 3) выполнен на двух переключательных 18 и 19 и трех нагрузочных 20, 21 и 22 МОП-транзисторах, включенных между шинами 23 и 24 питания. Первая 25 и вторая 26 входные шины элемента соединены соответственно с затворами транзисторов 18 и 19. На выходной шине 27 (исток транзистора 19> реализуется функция ИСКЛЮЧАЮЩЕЕ ИЛИ

"0 (сложение по модулю два).

Двухвходовый элемент И (фиг, 4) выполнен на двух переключательных 28 и 29 и одном нагрузочном 30 МОП-транзисторах, включенных между шинами 31 и 32 питания.

Первая 33 и вторая 34 входные шины элемента соединены соответственно с затворами транзисторов 28 и 29, выходная шина 35 соединена с истоком транзистора 29 (со стоком и затвором транзистора 30), 20 Элемент 3-2И вЂ” ЗИЛИ (фиг. 5) выполнен на шести переключательных 36...41 и одном нагрузочном 42 МОП-транзисторах, включенных между шинами 43 и 44 питания, Входные шины элемента с первой по шес25 тую 45„,50 соединены соответственно с затворами транзисторов 36.;.41. Выходная шина 51 элемента соединена с истоками транзисторов 39, 40 и 41 (со стоком и затвором транзистора 42).

30 Многофункциональный ло :- еский модуль работает следующим образом.

На информационные шины 71...75 поступают двоичные переменные x1...xs соответ35 ственно, на настроечные шины 81...87— сигналы настройки по...ns соответственно. . значения которых принадлежат множеству (0,1), На выходной шине 9 реализуется с,б,ф, F=F(x1,хг,xs,х4,x5,x5), определяемая векто40 pGM HBcTpoAKN A(F)=(AD,A1,ï2,ns,n4,A5,ná).

Поясним алгоритм настройки модуля.

Пусть с,б.ф. F существенно зависит от и переменных х1,xgД.,хп и пусть а1,а2...,஠— рабочие числа функции F (см., например, 45 Поспелов Д,А. Логические методы анализа и синтеза схем. — M. Энергия, 1974), где

0<пт<п+1. Известно, что произвольная с.б.ф, и переменных F может быть однозначно задана (и+1)-разрядным двоичным кодом

n(F)=(no,n1...,пл), где nt — значение функции F на (любом) наборе значений и переменных, иц (t=0,1„.„n). Очелько тогда. когда t бочих чисел функСледовательно, определение компонентов вектора настройки n(F) сводится к нахождению множества всех рабочих чисел

1793542

Пример. Определим вектор настройки модуля на реализацию с,б.ф. F=F(x1,õ2,õç,õ4,x5,õ6), где

1 =х1х2хзх4х5х6 ч х!х2хзх4х5 ч х1х2хзх4х6 ч

Ч Х1Х2ХЗХ5Х6 Ч Х1Х2Х4Х5Х6 Ч Х1ХЗХ4Х5Х6 Ч

Ч Х2ХЗХ4Х5Х6.

Нетрудно видеть, что с,б.ф. F обращается в единицу на тех и только тех наборах значений переменных x1,х2,хз,х4,х5,x6, которые содержат 0,5 или 6 единиц, т.е, A(F)=(0,5,6}.

Тогда вектор настройки модуля на реализацию с.б.ф. F имеет вид

n(F) = (1,0,0.0,0,1,1).

Следовательно, сигналы логического

"0" должны быть поданы на вторую 82, третью 8з, четвертую 84 и пятую 85 настроечные шины, сигналы логической "1" — на первую 81, шестую 86 и седьмую 8 7 настроечные шины модуля.

Достоинством многофункционального логического модуля является высокое быстродействие, определяемое глубиной схемы и равное Тзвявл=(п/2+1) т, где г — задержка на вентиль, Быстродействие прототипа

Тгр=(п+1) z .

Формула изобретения

Многофункциональный логический модуль на МОП-транзисторах, содержащий и (n=2r, n — количество аргументов реализуемых функций) информационных шин, п+1 шину настройки, две шины питания, выходную шину и г элементов И, отличающийся тем, что, с целью повышения быстродействия, содержит глинеек элементов 3-2И вЂ” ЗИЛ И, i-я (i=1,2,...,r) из которых содержит n — 2i+1 элементов 3 — 2И вЂ” ЗИЛИ, r элементов ИЛИ вЂ” НЕ и

r элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, k-й (k=1,2) вход i-ro из которых соединен с (2i+k—

-2)-й информационной шиной модуля, k-м

Дополнительным положительным эффектом является более простая конструкция заявляемого модуля. Так, его сложность по числу МОП-транзистора (с учетом фиг, 1-5)

5 для четного значения и определяется выражением

Язаявл = 0,5п(3,5п+11). (1)

Сложность модуля-прототипа по числу

МОП-транзисторов может быть рассчитана

10 по формуле

S

В выражении (2) учтено, что элемент 22И-2ИЛИ-НЕ / 2-2ИЛИ-2И-НЕ требует для своей реализации пять МОП-транзисто15 ров, а элемент НŠ— два МОП-транзистора.

Сравнительная оценка сложности многофункционального логического модуля и модуля-прототипа, полученная из выражений (1) и (2), представлена в таблице.

Таким образом, предлагаемый многофункциональный логический модуль имеет более высокое быстродействие и более простую конструкцию по сравнению с извест25 ным техническим решением. Это способствует более эффективной его реализации современными интегральными технологиями. входом i-ro элемента И и k-м входом 1-го элемента ИЛИ-НЕ, выход которого соединен с первым входом j-го (1=1,2,...,п — 2i+1) элемента 3 — 2И вЂ” ЗИЛИ i-й линейки, второй вход которого соединен с выходом i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, третий вход соединен с выходом I-го элемента И, I+3-й (L =1,2,3) вход s-го (s=1,2,...,n — 1) элемента 32И-ЗИЛИ первой линейки соединен с (+з1)-й шиной настройки модуля, I+3-й входу-го элемента 3-2И-ЗИЛИ (р+1)-й линейки (у-и2р-1; р=1,2,...,r-1) соединен с входом(1+у-1)ro элемента 3 — 2И вЂ” ЗИЛИ р-й линейки, выход элемента 3-2И вЂ” ЗИЛИ г-й линейки соединен с выходной шиной модуля.

1793542

81

8

r

Фиг. 1

1793542

4иь. 2

<иа. 3

4 ию. 9

4иа 5

Составитель Л,Авгуль

Техред M.Ìîðãåíòàë Корректор А.Обручар

Редактор О,Тиц

Заказ 510 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101