Умножитель частоты
Изобретение относите ; к области автоматики и вычислительной Техники. Цельно . ,;. . . /. 2 v изобретения является упрощение. Умножитель частоты содержит делитель 1 частоты, измеритель 2 периода, цифровой формирователь кода 3 поддиапазона, управляемый, делитель 4 частоты, преобразователь кода 5, цифровой коммутатор 6.-Цель изобретения достигается за счет упрощения алгоритма функционирования, упрощения реализации блоков и межблочных связей. 1 ил.
союз сОВетских
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (51)s Н 03 В 19/00
ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ
ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ о Ь К ) (Jf Ql (21) 4720135/09 (22) 14.07,89 (46) 30.01.93. Бюл. N 4 (72) Ю;Н.Цыбин (56) Авторское свидетельство СССР
N 1443121, кл. Н 03 В 19/00, 25.11.85. (54) УМНОЖИТЕЛЬ ЧАСТОТЫ (57) Изобретение относится к области автоматики и вычислительной техники. Целью
Изобретение относится к области автоматики и вычислительной техники и может быть использовано в устройствах для частотных измерений.
Целью изобретения является упрощение.
На.чертеже представлена структурная электрическая схема умножителя частоты.
Умножитель частоты содержит делитель частоты 1, измеритель 2 периода, цифровой формирователь кода 3 поддиапазона, управляемый делитель частоты 4, преобразователь кода 5, цифровой коммутатор 6, счетный вход 7, информационный вход 8 и выход 9.
Умножитель частоты работает следующим образом.
Делитель частоты 1 делит частоту импульсов f „„. Ж„„1791955 А1 изобретения является упрощение. Умножитель частоты содержит делитель I частоты, измеритель 2 периода, цифровой формирователь кода 3 поддиапазона, управляемый делитель 4 частоты, преобразователь кода 5, цифровой коммутатор 6. Цель изобретения достигается за счет упрощения алгоритма функционирования, упрощения реализации блоков и межблочных связей. 1 ил. последующего периода Т1в1 входного сигнала представлена информация о величине предыдущего периода Тj входного сигнала в виде цифрового эквивалента Nj. Этот эквивалент формируется путем счета импульсов с выхода делителя частоты 1. Число разрядов цифрового эквивалента Nj определяется выражением q = s+n, где s — число младших разрядов, и — число старших разрядов, соединенных с преобразователем кода 5, При fo1 1 этом q log2 —, где 1н« вЂ” значение нч частота нижней границы частотного диапазона входного сигнала умножителя частоты. Кроме того, ! 092 + $ !092, ъ 4 41 2 f01 в« Тв« где 4вч — значение частоты верхней границы частотного диапазона входного сигнала. Та1в< ким образом, при — — < fx < Твч изменение Nj осуществляется B в младших разрядах измерителя 2 периода, причем в старшем s-ом его разояде всегда логическао 1". При 1791955 --,-- - — < f - ---.—. где j — 0.1.2.....n. соответ1г« 2 2 х = ственно более старшие разряды, чем измерителя 2 перпсда, нумеруются s+J, а уровень логической "1" самого старшего из разрядов s+j определит поддиапазон входного сигнала в каждый его период Т, Таким образом преобразователь кода 5 выполняет т функцию определейия номера частотного поддиапазона входного сигнала по значению кода и старших разрядов числа N;, а также по s-му его разряду, также соединенному с преобразователем кода 5. При этом наиболее старший разряд измерителя 2 периода имеет наивысший приоритет, В результате, при любом изменении частоты fx логическая "1" будет иметь место только на одном (n+1)-м выходе преобразователя кода 5. Цифровой формирователь кода 3 обеспечивает деление цифрового эквивалента N на число1 =- 2" путем сдвига кода М; в сторону младших разрядов на j; = m разрядов, где ji — номер разряда кода М1 с логической "1" наивысшего приоритета. Таким образом, коэффициент деления тактовой частоты импульсов управляемого делителя частоты 4 оп ределяется соотношеК нием D =- — — согласно принадлежности ча"г стоты т, тому или иному поддиапазону, При этом на выход цифрового коммутатора б пройдет один из сигналов делителя частоты " в соответствии = номером поддиапазона f, по сигналу преобразователя кода 5, Частота импульсов по входам цифрового коммутатора б также установлена по двоичному принципу путем соединения с соответствующими разрядными выходами (и входа) делителя частоты 1. Г1ри этом частота Bûõ0äí0го сигнала цифрового коммутатора 6 определяется выражением fK = fo>/y. Taким образом, величина периода выходного сигнала (шина 9) определяется выражением Т„ „= (N;/y);1/fK = NI/fo1. Так как Ni = Tl fol/K, то имеем Талых = 5 =Т /К. Следовательно, коэффициент умножения К = const во всем диапазоне изменения f . При этом погрешность преобразования при простоте устройства не превышает максимального значения, достаточного для час10 тотных измерений во всем диапазоне изменения fx. При описанном алгоритме функционирования. упрощается реализация всех блоков, упрощаются связи между всеми блоками, 15 Формула изобретения Умножитель частоты, содержащий делитель, частоты, измеритель периода, счетный вход которого соединен с тактовым выходом делителя частоты, и управляемый делитель 20 частоты, при этом счетный вхорд делителя частоты является входом сигнала тактовой частоты умножителя частоты, информационный вход измерителя периода является информационным входом умножителя 25 частоты, а выход управляемого делителя частоты -- выходом умножителя частота, отличающийся тем, что, с целью упрощения, введен преобразователь кода, а между разрядным выходом измерителя пе30 риода и счетным входом управляемогоделителя частоты введены последовательно соединены цифровой формирователь кода поддиапазона и цифровой коммутатор, разрядный информационный вход которого 35 подключен к разрядному выходу делителя частоты, информационный вход преобразователя кодов — к разрядному выходу измерителя периода, управляющий вход — к выходу цифрового формирователя кода под40 диапазона, а выход — к информационному входу управляемогэ делителя частоты.
